一种逻辑复合寄存器系统及抵抗能量分析攻击的方法
【专利摘要】本发明公开了一种逻辑复合寄存器系统及抵抗能量分析攻击的方法，通过重量补偿寄存器对工作寄存器进行汉明重量补偿；由距离补偿寄存器对工作寄存器进行汉明距离补偿；由双补偿寄存器对重量补偿寄存器进行汉明距离补偿，并对距离补偿寄存器进行汉明重量补偿。从而在不改变整个逻辑复合寄存器系统乃至芯片硬件设备的时序的同时，提高了整个芯片硬件设备的吞吐率。
【专利说明】一种逻辑复合寄存器系统及抵抗能量分析攻击的方法
【技术领域】
[0001]本发明涉及计算机安全领域，特别涉及一种逻辑复合寄存器系统及抵抗能量分析攻击的方法。
【背景技术】
[0002]当前，随着科技的进步，各种各样的芯片硬件设备以其体积小、计算速度快、外形多样、可以应用于多种电子商务场景和使用寿命长等特点，得到了广泛应用，拥有广阔的市场前景。
[0003]伴随着芯片硬件设备的广泛应用，其侧信道安全问题也逐渐暴露出来，通过芯片能量消耗的分析，可以探知芯片所处理的信息，从而导致信息泄漏事故。而在芯片硬件设备中，寄存器的能量消耗变化比较明显。
[0004]在信息论中，两个等长字符串之间的汉明距离(HD)是两个字符串对应位置的字符不同的个数，即一个字符串变换成另外一个字符串所需要替换的字符个数；汉明重量(HW)是字符串相对于同样长度的零字符串的汉明距离，即字符串中非零的元素个数。对于芯片硬件设备中所使用的标准寄存器而言，一个时钟周期的HW值表示该寄存器在该时钟周期所存储的比特串中I的个数；相邻两个时钟周期的HD值表示该寄存器在这两个时钟周期所存储的两个比特串对应位置的比特值(O或I)不同的个数。根据能量分析理论，在工作状态下，如果标准寄存器的HW和HD值不是恒定的，则该寄存器的能量消耗也会产生变化，可以通过能量分析攻击技术恢复出标准寄存器乃至芯片硬件设备中存储的信息。
[0005]因此，需要对芯片硬件设备中的寄存器进行特定的保护，使其具备抵抗能量分析攻击的能力，具体实现方式如下。
[0006]在芯片硬件设备上均使用特定的抵抗能量分析攻击寄存器，比如用双栅预充电结构(DPL)实现的寄存器，这种寄存器由4个与标准寄存器位数相同的子寄存器构成，当一个时钟周期开始、数据输入到该寄存器中时，输入数据存储到第一个子寄存器，输入数据取反后输入到第二个子寄存器；当下一个时钟周期开始时，第一个子寄存器中存储的数据输入到第三个子寄存器，第二个子寄存器中存储的数据输入到第四个子寄存器，并且同时将前两个子寄存器存储的数据置零。如图7所示，0?1^结构寄存器被赋值为序列“1，0，0，1，1”时，需要2个时钟周期才能输出序列中的I个值，即5个序列值需要10个时钟周期才能全部输出。这种结构的寄存器导致寄存器乃至整个芯片硬件设备的吞吐率降为原来的一半。
【发明内容】
[0007]有鉴于此，本发明的主要目的在于提供一种不降低芯片硬件设备吞吐率，并且保持抵抗能量分析攻击能力的逻辑复合寄存器系统，该寄存器系统可以方便快捷地替代原有的标准寄存器，且能够提高寄存器乃至芯片硬件设备的安全性。
[0008]本发明的另一目的在于提供一种不降低芯片硬件设备吞吐率，并且保持抵抗能量分析攻击能力的方法。[0009]为实现上述目的，本发明提供了一种逻辑复合寄存器系统，包括工作寄存器、重量补偿寄存器、距离补偿寄存器和双补偿寄存器；其中，
[0010]所述工作寄存器的输入为所述逻辑复合寄存器系统的输入，工作寄存器的输出为所述逻辑复合寄存器系统的输出；
[0011]所述重量补偿寄存器用于对工作寄存器进行汉明重量补偿；
[0012]所述距离补偿寄存器用于对工作寄存器进行汉明距离补偿；
[0013]所述双补偿寄存器用于对所述重量补偿寄存器进行汉明距离补偿，并对所述距离补偿寄存器进行汉明重量补偿。
[0014]进一步，所述工作寄存器、重量补偿寄存器、距离补偿寄存器和双补偿寄存器的时钟信号输入端与外部时钟信号输入端连接；
[0015]所述工作寄存器、重量补偿寄存器、距离补偿寄存器和双补偿寄存器的复位信号接入端与外部复位信号接入端连接。
[0016]进一步，所述工作寄存器的输入端Dinl与逻辑复合寄存器系统的输入端Din连接；所述工作寄存器的输出端Doutl与逻辑复合寄存器系统的输出端Dout连接；
[0017]所述重量补偿寄存器的输入端Din2通过第一非门NOTl与逻辑复合寄存器系统的输入端Din连接；
[0018]所述距离补偿寄存器的输出端Dout3与所述工作寄存器的输出端Doutl和逻辑复合寄存器系统的输入端Din分别连接第一异或门XORl的输入端，所述第一异或门XORl的输出端通过第二非门N0T2与所述距离补偿寄存器的输入端Din3连接；
[0019]所述双补偿寄存器的输入端Din4与所述第一异或门XORl的输出端连接。
[0020]进一步，逻辑复合寄存器系统还包括高电平输入端HL和低电平输入端LL ；
[0021 ] 其中，逻辑复合寄存器系统的输入端Din与低电平输入端LL分别连接第二异或门X0R2的输入端，所述第二异或门X0R2的输出端与工作寄存器的输入端Dinl连接，所述工作寄存器的输出端Doutl通过第一延迟门Dl与第一或门ORl的输入端连接；
[0022]逻辑复合寄存器系统的输入端Din与所述高电平输入端HL分别连接第三异或门X0R3的输入端，所述第三异或门X0R3的输出端与所述重量补偿寄存器的输入端Din2连接，所述重量补偿寄存器的输出端Dout2通过第三非门N0T3与第一或门ORl的输入端连接；
[0023]所述工作寄存器的输出端Doutl、逻辑复合寄存器系统的输入端Din和所述双补偿寄存器的输出端Dout4分别连接第四异或门X0R4的输入端，所述第四异或门X0R4的输出端与所述距离补偿寄存器的输入端Din3连接，所述距离补偿寄存器的输出端Dout3通过第二延迟门D2与第二或门0R2的输入端连接；
[0024]所述距离补偿寄存器的输出端Dout3、逻辑复合寄存器系统的输入端Din和所述工作寄存器的输出端Doutl分别连接第五异或门X0R5的输入端，所述双补偿寄存器的输出端Dout4通过第三延迟门D3与所述第二或门0R2的输入端连接；
[0025]所述第一或门ORl的输出端与所述第二或门0R2的输出端分别连接与门AND的输入端，所述与门AND的输出端与逻辑复合寄存器系统的输出端Dout连接。
[0026]进一步，第二异或门X0R2、第三异或门X0R3、第四异或门X0R4和第五异或门X0R5的延迟相同；所述第一延迟门D1、第二延迟门D2、第三延迟门D3和第三非门N0T3的延迟相同。[0027]本申请还提供了一种基于上述系统的抵抗能量分析攻击的方法，包括:
[0028]当外部复位信号有效时，工作寄存器、重量补偿寄存器、距离补偿寄存器和双补偿寄存器复位；
[0029]当外部复位信号无效时，在每个时钟周期，重量补偿寄存器的当前值被置为与工作寄存器当前值互补；
[0030]当外部复位信号无效时，在每个时钟周期，距离补偿寄存器当前值被置为工作寄存器当前值、工作寄存器前一时钟周期值、距离补偿寄存器前一周期值异或并取反；
[0031]当外部复位信号无效时，在每个时钟周期，双补偿寄存器当前值被置为与距离补偿寄存器当前值互补。
[0032]采用本发明提供的逻辑复合寄存器系统及抵抗能量分析攻击的方法，通过重量补偿寄存器对工作寄存器进行汉明重量补偿；由距离补偿寄存器对工作寄存器进行汉明距离补偿；由双补偿寄存器对重量补偿寄存器进行汉明距离补偿，并对距离补偿寄存器进行汉明重量补偿。从而在不改变整个逻辑复合寄存器系统乃至芯片硬件设备的时序的同时，提高了整个芯片硬件设备的吞吐率。
【专利附图】
【附图说明】
[0033]图1为本发明逻辑复合寄存器系统第一实施例的组成结构示意图；
[0034]图2为工作寄存器在5个连续时钟周期的汉明重量HW值和汉明距离HD值的变化及时序不意图；
[0035]图3为本发明第一实施例中逻辑复合寄存器系统的工作寄存器和重量补偿寄存器的时序不意图；
[0036]图4为本发明第一实施例中逻辑复合寄存器系统的工作寄存器和距离补偿寄存器的时序不意图；
[0037]图5为第一实施例中本发明逻辑复合寄存器系统的各寄存器的时序示意图；
[0038]图6为本发明逻辑复合寄存器系统第二实施例的组成结构示意图；
[0039]图7为现有DPL结构的寄存器时序不意图。
【具体实施方式】
[0040]为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
[0041]本发明提供了一种逻辑复合寄存器系统，包括工作寄存器、重量补偿寄存器、距离补偿寄存器和双补偿寄存器；其中，
[0042]工作寄存器的输入为逻辑复合寄存器系统的输入，工作寄存器的输出为所述逻辑复合寄存器系统的输出；
[0043]重量补偿寄存器用于对工作寄存器进行汉明重量补偿；
[0044]距离补偿寄存器用于对工作寄存器进行汉明距离补偿；
[0045]双补偿寄存器用于对重量补偿寄存器进行汉明距离补偿，并对距离补偿寄存器进行汉明重量补偿。
[0046]作为本发明的一种典型实施例，如图1所不，工作寄存器的时钟信号输入端CLK1、重量补偿寄存器的时钟信号输入端CLK2、距离补偿寄存器的时钟信号输入端CLK3和双补偿寄存器的时钟信号输入端CLK4与外部时钟信号输入端CLK连接；
[0047]工作寄存器的复位信号接入端RST1、重量补偿寄存器的复位信号接入端RST2、距离补偿寄存器的复位信号接入端RST3和双补偿寄存器的复位信号接入端RST4与外部复位信号接入端RST连接；
[0048]工作寄存器的输入端Dinl与逻辑复合寄存器系统的输入端Din连接；工作寄存器的输出端Doutl与逻辑复合寄存器系统的输出端Dout连接；
[0049]重量补偿寄存器的输入端Din2通过第一非门NOTl与逻辑复合寄存器系统的输入端Din连接；
[0050]距离补偿寄存器的输出端Dout3与工作寄存器的输出端Doutl和逻辑复合寄存器系统的输入端Din分别连接第一异或门XORl的输入端，第一异或门XORl的输出端通过第二非门N0T2与距离补偿寄存器的输入端Din3连接；
[0051]双补偿寄存器的输入端Din4与第一异或门XORl的输出端连接。
[0052]以下以位宽为I比特的寄存器为例，假定复位信号高电平有效，所有寄存器为双沿触发寄存器，结合附图1并参照附图2至附图5，对本发明实施例一提供的逻辑复合寄存器系统的工作过程进行进一步地详细说明。
[0053]如图2至图5，为控制单元产生的5个时钟周期中各寄存器取值示意图。
[0054]由于工作寄存器、重量补偿寄存器、距离补偿寄存器和双补偿寄存器的时钟信号输入端与外部时钟信号输入端连接，复位信号输入端与外部复位信号输入端连接，故四个标准寄存器进入复位模式和工作模式的时序与逻辑复合寄存器系统完全相同，即当RST为高电平时，处于复位模式，当RST管脚为低电平时，处于工作模式。
[0055]因此，4个标准寄存器进入的状态符合逻辑复合寄存器系统的CLK管脚和RST管脚的定义。
[0056]图2为在工作状态下，工作寄存器SReg在5个连续时钟周期(周期I?5)的汉明重量HW值和汉明距离HD值的变化，其中所有寄存器的初始状态均置零。如图2所示，工作寄存器在周期I?5被赋值为序列“1，0，0，I, I”。如图2所示，工作寄存器SReg在每个时钟周期对应的汉明重量HW和汉明距离HD值都不是恒定的，根据能量分析理论，在工作状态下，如果标准寄存器的汉明重量HW和汉明距离HD值不是恒定的，可以通过能量分析攻击技术恢复出标准寄存器乃至芯片硬件设备中存储的信息。
[0057]图3为按照本发明逻辑复合寄存器方法实现的工作寄存器和重量补偿寄存器的时序图。假设工作寄存器在周期I?5仍将被赋值为序列“1，0，0，1，I”。由图1可知在各个时钟周期，重量补偿寄存器HWCReg当前值与工作寄存器的当前值互补，则补偿寄存器在周期I?5将被赋值为序列“0，I, I, O, O”。由于重量补偿寄存器HWCReg的取值是由工作寄存器的取值决定的，所以此时应当考虑工作寄存器SReg和补偿寄存器HWCReg的汉明重量HW的总和，如图3所示。其中，在工作状态的每个时钟周期，汉明重量HW的总和始终为I。这样就达到了保持汉明重量HW值恒定的目的，即对工作寄存器SReg进行汉明重量补偿。
[0058]图4为本发明逻辑复合寄存器系统中工作寄存器SReg和距离补偿寄存器HDCReg的时序图。假设工作寄存器在周期I?5仍将被赋值为序列“1，O, O, 1，I”。由图1可知距离补偿寄存器HDCReg的当前值是由工作寄存器SReg当前值、工作寄存器SReg前一时钟周期值和距离补偿寄存器HDCReg前一时钟周期值共同决定的，距离补偿寄存器HDCReg的当前值应为上述3个取值相异或并取反。由距离补偿寄存器的当前值计算方法可知，在其进入工作模式之前的复位值也需要考虑，综合以上因素，可计算出距离补偿寄存器在周期I?5将被赋值为序列“O，I, I, O, O”。由于距离补偿寄存器HDCReg的取值是由工作寄存器SReg和其自身共同决定的，所以此时应当考虑工作寄存器SReg和距离补偿寄存器HDCReg的汉明距离HD的总和，如图4所示。其中，在工作状态每次更新工作寄存器和距离补偿寄存器中存储的值时，汉明距离HD的总和始终为I。这样就达到了保持汉明距离HD值恒定的目的，即对工作寄存器进行汉明距离HD补偿。
[0059]类似的，对重量补偿寄存器HWCReg也需要进行汉明距离HD补偿，对距离补偿寄存器HDCReg也需要进行汉明重量HW补偿，这个功能由双补偿寄存器DCReg实现。由图1可知，距离补偿寄存器HDCReg和双补偿寄存器DCReg的输入值互补，类似于工作寄存器SReg和重量补偿寄存器HWCReg的情况，此时容易计算得知距离补偿寄存器HDCReg和双补偿寄存器DCReg的汉明重量HW的总和始终为I。类似的，因为工作寄存器SReg和重量补偿寄存器HWCReg的输入值互补，距离补偿寄存器HDCReg和双补偿寄存器DCReg的输入值互补，以及距离补偿寄存器HDCReg可以对工作寄存器SReg进行汉明距离HD补偿，可以推导出双补偿寄存器DCReg可以对重量补偿寄存器HWCReg进行汉明距离HD补偿。由于重量补偿寄存器HWCReg、距离补偿寄存器HDCReg和双补偿寄存器DCReg的取值均是由工作寄存器SReg决定的，所考虑的HW和HD值也应是4个寄存器的总和。如图5所示，所述的逻辑复合寄存器系统中存储的数据每个时钟周期变化一次，而每个时钟周期的汉明重量HW总和始终为1，对应的每次所存储数据变换时汉明距离HD总和始终为2。这使得所述的逻辑复合寄存器系统仍获得抵抗能量分析攻击的能力。
[0060]当然，上述仅为以位宽为I比特的寄存器举例说明，在实际应用中，多比特寄存器可以视为多个I比特寄存器组合而成，因此，本发明实施例一提供的逻辑复合寄存器系统仍然使用。
[0061]进一步,在数字电路中,逻辑门输出的扇出(fan-out)定义为它能够反馈或连接的逻辑门输入数，而在寄存器工作中，寄存器的扇出对寄存器的能量消耗影响很大，所以需要尽量保证寄存器系统中的每个寄存器的扇出均相同，以防止攻击者对寄存器进行能量分析攻击。
[0062]在如上述实施例一提供的逻辑复合寄存器系统中，由于重量补偿寄存器和双补偿寄存器均没有输出，因此，就会导致重量补偿寄存器和双补偿寄存器的扇出不同于工作寄存器和距离补偿寄存器，鉴于此，本申请在上述实施例一的基础上，提出了实施例二。
[0063]如图6所示，本发明实施例二提供的逻辑复合寄存器系统同样包括工作寄存器、重量补偿寄存器、距离补偿寄存器和双补偿寄存器；外部时钟信号输入端CLK、外部复位信号接入端RST与上述四个寄存器的连接方式与实施例一相同，在此不再赘述。
[0064]逻辑复合寄存器系统还包括有高电平输入端HL和低电平输入端LL ；
[0065]其中，逻辑复合寄存器系统的输入端Din与低电平输入端LL分别连接第二异或门X0R2的输入端，第二异或门X0R2的输出端与工作寄存器的输入端Dinl连接，工作寄存器的输出端Doutl通过第一延迟门Dl与第一或门ORl的输入端连接；
[0066]逻辑复合寄存器系统的输入端Din与高电平输入端HL分别连接第三异或门X0R3的输入端，第三异或门X0R3的输出端与重量补偿寄存器的输入端Din2连接，重量补偿寄存器的输出端Dout2通过第三非门N0T3与第一或门ORl的输入端连接；
[0067]工作寄存器的输出端Doutl、逻辑复合寄存器系统的输入端Din和双补偿寄存器的输出端Dout4分别连接第四异或门X0R4的输入端，第四异或门X0R4的输出端与距离补偿寄存器的输入端Din3连接，距离补偿寄存器的输出端Dout3通过第二延迟门D2与第二或门0R2的输入端连接；
[0068]距离补偿寄存器的输出端Dout3、逻辑复合寄存器系统的输入端Din和工作寄存器的输出端Doutl分别连接第五异或门X0R5的输入端，双补偿寄存器的输出端Dout4通过第三延迟门D3与第二或门0R2的输入端连接；
[0069]第一或门ORl的输出端与第二或门0R2的输出端分别连接与门AND的输入端，与门AND的输出端与逻辑复合寄存器系统的输出端Dout连接。
[0070]通过观察图1和图6对比本实施例一和实施例二，二者虽然电路结构不同，但是在时序及各周期的汉明重量HW和汉明距离HD是相同的，若仍以工作寄存器在周期I?5被赋值为序列“1，0，0，I, I”为例，本实施例二中的各寄存器时序图及汉明重量HW值和汉明距离HD值仍如图5所示；二者的不同点除等效电路部分外，增加了重量补偿寄存器的输出和双补偿寄存器的输出，因此，保证了四个寄存器的扇出均相同；再者，在四个寄存器的输入端分别设置了四个异或门(X0R2?X0R5)，以减小逻辑复合寄存器系统输入端的延迟差异；进一步，在四个寄存器的输出端，设置延迟相同的第一延迟门D1、第二延迟门D2、第三延迟门D3和第三非门N0T3，以及延迟相同的第一或门ORl和第二或门0R2，以减小逻辑复合寄存器系统输出端的延迟差异。
[0071]基于上述逻辑复合寄存器系统及各寄存器在每个时钟周期的取值，本发明还提供了一种抵抗能量分析攻击的方法，包括:
[0072]当外部复位信号有效时，工作寄存器、重量补偿寄存器、距离补偿寄存器和双补偿寄存器复位；
[0073]当外部复位信号无效时，在每个时钟周期，重量补偿寄存器的当前值被置为与工作寄存器当前值互补；
[0074]当外部复位信号无效时，在每个时钟周期，距离补偿寄存器当前值被置为工作寄存器当前值、工作寄存器前一时钟周期值、距离补偿寄存器前一周期值异或并取反；
[0075]当外部复位信号无效时，在每个时钟周期，双补偿寄存器当前值被置为与距离补偿寄存器当前值互补。
[0076]综上所述，采用本发明的技术方案，通过采用逻辑复合寄存器系统代替标准寄存器，利用多个标准寄存器对原标准寄存器进行补偿的方式，保证芯片硬件设备在工作模式逻辑复合寄存器系统中存储的数据的安全，从而抵抗针对寄存器的能量攻击，并且保持了原标准寄存器乃至整个芯片硬件设备的吞吐率；而且，本发明实现起来简单方便，便于普及；再有，本发明中的逻辑复合寄存器系统所使用的元件符合标准的电路元件库要求，可以正常地与芯片硬件设备电路接合，具有很好的兼容性。
[0077]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
【权利要求】
1.一种逻辑复合寄存器系统，其特征在于，包括工作寄存器、重量补偿寄存器、距离补偿寄存器和双补偿寄存器；其中， 所述工作寄存器的输入为所述逻辑复合寄存器系统的输入，工作寄存器的输出为所述逻辑复合寄存器系统的输出； 所述重量补偿寄存器用于对工作寄存器进行汉明重量补偿； 所述距离补偿寄存器用于对工作寄存器进行汉明距离补偿； 所述双补偿寄存器用于对所述重量补偿寄存器进行汉明距离补偿，并对所述距离补偿寄存器进行汉明重量补偿。
2.根据权利要求1所述的系统，其特征在于，所述工作寄存器、重量补偿寄存器、距离补偿寄存器和双补偿寄存器的时钟信号输入端与外部时钟信号输入端连接； 所述工作寄存器、重量补偿寄存器、距离补偿寄存器和双补偿寄存器的复位信号接入端与外部复位信号接入端连接。
3.根据权利要求2所述的系统，其特征在于，所述工作寄存器的输入端Dinl与逻辑复合寄存器系统的输入端Din连接；所述工作寄存器的输出端Doutl与逻辑复合寄存器系统的输出端Dout连接； 所述重量补偿寄存器的输入端Din2通过第一非门NOTl与逻辑复合寄存器系统的输入端Din连接； 所述距离补偿寄存器的输出端Dout3与所述工作寄存器的输出端Doutl和逻辑复合寄存器系统的输入端Din分别连接第一异或门XORl的输入端，所述第一异或门XORl的输出端通过第二非门N0T2与所述距离补偿寄存器的输入端Din3连接； 所述双补偿寄存器的输入端Din4与所述第一异或门XORl的输出端连接。
4.根据权利要求2所述的系统，其特征在于，还包括高电平输入端HL和低电平输入端LL ； 其中，逻辑复合寄存器系统的输入端Din与低电平输入端LL分别连接第二异或门X0R2的输入端，所述第二异或门X0R2的输出端与工作寄存器的输入端Dinl连接，所述工作寄存器的输出端Doutl通过第一延迟门Dl与第一或门ORl的输入端连接； 逻辑复合寄存器系统的输入端Din与所述高电平输入端HL分别连接第三异或门X0R3的输入端，所述第三异或门X0R3的输出端与所述重量补偿寄存器的输入端Din2连接，所述重量补偿寄存器的输出端Dout2通过第三非门N0T3与第一或门ORl的输入端连接； 所述工作寄存器的输出端Doutl、逻辑复合寄存器系统的输入端Din和所述双补偿寄存器的输出端Dout4分别连接第四异或门X0R4的输入端，所述第四异或门X0R4的输出端与所述距离补偿寄存器的输入端Din3连接，所述距离补偿寄存器的输出端Dout3通过第二延迟门D2与第二或门0R2的输入端连接； 所述距离补偿寄存器的输出端Dout3、逻辑复合寄存器系统的输入端Din和所述工作寄存器的输出端Doutl分别连接第五异或门X0R5的输入端，所述双补偿寄存器的输出端Dout4通过第三延迟门D3与所述第二或门0R2的输入端连接； 所述第一或门ORl的输出端与所述第二或门0R2的输出端分别连接与门AND的输入端，所述与门AND的输出端与逻辑复合寄存器系统的输出端Dout连接。
5.根据权利要求4所述的系 统，其特征在于，第二异或门X0R2、第三异或门X0R3、第四异或门X0R4和第五异或门X0R5的延迟相同；所述第一延迟门Dl、第二延迟门D2、第三延迟门D3和第三非门N0T3的延迟相同。
6.一种基于权利要求1-5任一项所述系统的抵抗能量分析攻击的方法,其特征在于，包括: 当外部复位信号有效时，工作寄存器、重量补偿寄存器、距离补偿寄存器和双补偿寄存器复位； 当外部复位信号无效时，在每个时钟周期，重量补偿寄存器的当前值被置为与工作寄存器当前值互补； 当外部复位信号无效时，在每个时钟周期，距离补偿寄存器当前值被置为工作寄存器当前值、工作寄存器前一时钟周期值、距离补偿寄存器前一周期值异或并取反； 当外部复位信号无效时，在每个时钟周期，双补偿寄存器当前值被置为与距离补偿寄存器当前值 互补。
【文档编号】G06F21/71GK103593628SQ201310551517
【公开日】2014年2月19日 申请日期:2013年11月7日 优先权日:2013年11月7日
【发明者】荆继武, 屠晨阳, 马原, 刘宗斌, 高能 申请人:中国科学院信息工程研究所