一种埋入式电感版图的优化设计方法
【专利摘要】本发明涉及一种埋入式电感版图的优化设计方法，包括在初始设计的电感版图上串联一个电感值可调的理想电感；以设计指标为优化目标，对含有理想电感的电路版图进行优化仿真，计算出理想电感的电感值lt；根据求出的理想电感的电感值lt来修正电感版图，修正后再次对电路版图进行优化仿真；重复上一步，直至理想电感的电感值lt接近于零；去除理想电感，得到优化后的电感版图。本发明通过在初始设计的电感版图上添加理想电感，并以串联的理想电感作为电感版图修正的依据，在优化设计过程中衡量电感版图的设计偏差，可以快速对电感版图进行调整，缩短了电感版图的设计周期，提升了电感版图的设计准确度。
【专利说明】一种埋入式电感版图的优化设计方法
【技术领域】
[0001]本发明涉及集成电路设计【技术领域】，尤其是一种埋入式电感版图的优化设计方法。
【背景技术】
[0002]电感是集成电路中的基本元件之一，由于集成度要求及工艺限制，集成电路中的电感通常设计为平面螺旋结构。平面螺旋电感可通过后道工艺集成于IC芯片中，如硅CMOS芯片和砷化镓MMIC芯片，也可通过集成无源器件技术以埋入式电感形式制备于低损耗衬底上，形成功能化衬底，进一步进行系统封装。
[0003]埋入式电感一旦成型之后，难以通过表面修饰等后处理手段，如激光修饰，来进行参数修正，因此，在设计过程中要求得到精准的电感版图，以满足最终指标要求。与电容相t匕，尤其在高频区域，电感模型比较复杂，寄生参数较多，在版图设计中，难以通过设置圈数、线宽、间距等参数化设计来得到精准的电感版图，容易产生设计偏差。
[0004]对埋入式电感乃至整体电路版图进行电磁仿真，是目前版图设计的重要手段。然而，当仿真结果不满足指标要求，如何快速掌握调整电感及电路版图布局的规律，是一个难题。
【发明内容】
[0005]本发明的目的在于提供一种便于快速对电感版图进行调整、缩短电感版图设计周期、提升电感版图设计准确度的埋入式电感版图的优化设计方法。
[0006]为实现上述目的，本发明采用了以下技术方案:一种埋入式电感版图的优化设计方法，该方法包括下列顺序的步骤:
(1)在初始设计的电感版图上串联一个电感值可调的理想电感；
(2)以设计指标为优化目标，对含有理想电感的电路版图进行优化仿真，计算出理想电感的电感值人；
(3)根据求出的理想电感的电感值7,来修正电感版图，修正后再次对电路版图进行优化仿真；
(4)重复上一步，直至理想电感的电感值71接近于零；
(5)去除理想电感，得到优化后的电感版图。
[0007]在串联理想电感时，先对初始设计的电感版图进行截断；在优化仿真完成去除理想电感之后，对截断的电感版图进行填补修复。
[0008]利用ADS软件对含有理想电感的电路版图进行优化仿真。
[0009]所述根据求出的理想电感的电感值7t来修正电感版图是指，在计算出理想电感的电感值人后，将理想电感的电感值7t与零进行比较，当7t>0时，修正电感版图以增大电感版图的电感值；当人〈O时，修正电感版图以减小电感版图的电感值。
[0010]在对电感版图进行优化仿真结束后求出的理想电感的电感值7t即为电感版图的设计偏差。
[0011]由上述技术方案可知，针对电感模型寄生参数复杂，容易存在设计偏差，且埋入式电感无法做表面修饰后处理等现象，本发明通过在初始设计的电感版图上添加理想电感，并以串联的理想电感作为电感版图修正的依据，在优化设计过程中衡量电感版图的设计偏差，可以快速对电感版图进行调整，缩短了电感版图的设计周期，提升了电感版图的设计准确度。
【专利附图】
【附图说明】
[0012]图1是本发明的方法流程图。
[0013]图2是本发明实施例一中埋入式集总参数功分器的初始版图。
[0014]图3是图2的仿真结果示意图。
[0015]图4是图2添加串联理想电感后的版图。
[0016]图5是图4经循环优化，串联理想电感值接近于O时的版图。
[0017]图6是图5去除串联理想电感后的优化版图。
[0018]图7是图6的仿真结果示意图。
【具体实施方式】
[0019]一种埋入式电感版图的优化设计方法，该方法包括下列顺序的步骤:首先，在初始设计的电感版图上串联一个电感值可调的理想电感；其次，以设计指标为优化目标，对含有理想电感的电路版图进行优化仿真，计算出理想电感的电感值人；再次，根据求出的理想电感的电感值人来修正电感版图，修正后再次对电路版图进行优化仿真；接着，重复上一步，直至理想电感的电感值7t接近于零；最后，去除理想电感，得到优化后的电感版图。如图1所示。
[0020]如图1所示，在串联理想电感时，先对初始设计的电感版图进行截断；在优化仿真完成去除理想电感之后，对截断的电感版图进行填补修复。利用ADS软件对含有理想电感的电路版图进行优化仿真。在对电感版图进行优化仿真结束后求出的理想电感的电感值人即为电感版图的设计偏差。所述根据求出的理想电感的电感值人来修正电感版图是指，在计算出理想电感的电感值7t后，将理想电感的电感值7t与零进行比较，当7t>0时，修正电感版图以增大电感版图的电感值；当人〈O时，修正电感版图以减小电感版图的电感值。通过修改电感版图的电感匝数、内径、线宽、线圈间距等参数，进而修改电感版图的电感值。譬如:通过增加电感版图的电感匝数来修正电感版图以增大电感版图的电感值；通过减少电感版图的电感匝数来修正电感版图以减小电感版图的电感值。
[0021]实施例一
本实施例为埋入式集总参数功分器，该功分器是Wilkinson 1:2等分功分器，采用等效集总参数模型，通过埋入式工艺制备于衬底内部，设计指标如下:
系统阻抗为50 Ω ；
工作频段为9.5?IOGHz ；
插入损耗-3.6dB〈S12〈-3dB、-3.6dB〈S13〈_3dB ；
隔尚度 S23〈_20dB ； 回波损耗Sll〈-20dB。
[0022]如图2所示，由于是1:2等分功分器，图2呈上下对称结构，在图2中，I为功分器输入端口 ；2、3均为功分器输出端口 ；4、5端口接100Ω隔离电阻；6?9为该功分器中的电容结构，电容值相等，采用相同的设计参数；10、11分别是功分器接地端口 ；A1、A2是该功分器中的电感结构，电感值相等，采用相同的设计参数。
[0023]对图2进行仿真计算，结果参照图3，结果表明初始版图只有隔离度达到指标要求:S23〈-20dB。由于电感模型复杂，尤其在高频区域寄生参数影响大，因此需要对图2进行优化设计。
[0024]在图2中添加可调理想电感B1、B2，理想电感B1、B2分别与电感A1、A2进行串联，如图4所示。由于此功分器是上下对称结构，理想电感B1、B2的电感值可设置相等，设为变量人。以设计指标作为优化目标，对图4进行优化仿真。当满足设计指标时，优化计算得出变量人=-0.23nH。人=-0.23nH表明图2中电感Al、A2的电感值偏大，需通过版图修正设计，比如通过减少电感版图的电感匝数来降低电感Al、A2的电感值，也可以采用其他方式，比如通过改变电感版图的线宽、匝数、间距等。
[0025]在版图修正之后，循环进行所述优化仿真，直至7t逼近O。经过三次循环设计后，修正版图如图5所示，电感A1、A2修正为电感A1’、A2’。对图5进行优化仿真，当满足设计指标时，优化计算得出变量人=-0.0037nH，完成优化设计过程。
[0026]去除图5中串联的理想电感B1、B2，得到最终优化的埋入式集总参数功分器版图，参见图6。添加串联理想电感需要对原有版图进行截断，由于截断处尺寸较小，对仿真影响可忽略不计。对图6进行仿真，仿真结果参见图7，可见图7满足设计的各项指标要求。
[0027]综上所述，本发明通过在初始设计的电感版图上添加理想电感，并以串联的理想电感作为电感版图修正的依据，在优化设计过程中衡量电感版图的设计偏差，可以快速对电感版图进行调整，缩短了电感版图的设计周期，提升了电感版图的设计准确度。
【权利要求】
1.一种埋入式电感版图的优化设计方法，其特征在于该方法包括下列顺序的步骤: (1)在初始设计的电感版图上串联一个电感值可调的理想电感； (2)以设计指标为优化目标，对含有理想电感的电路版图进行优化仿真，计算出理想电感的电感值人； (3)根据求出的理想电感的电感值7,来修正电感版图，修正后再次对电路版图进行优化仿真； (4)重复上一步，直至理想电感的电感值71接近于零； (5)去除理想电感，得到优化后的电感版图。
2.根据权利要求1所述的一种埋入式电感版图的优化设计方法，其特征在于:在串联理想电感时，先对初始设计的电感版图进行截断；在优化仿真完成去除理想电感之后，对截断的电感版图进行填补修复。
3.根据权利要求1所述的一种埋入式电感版图的优化设计方法，其特征在于:利用ADS软件对含有理想电感的电路版图进行优化仿真。
4.根据权利要求1所述的一种埋入式电感版图的优化设计方法，其特征在于:所述根据求出的理想电感的电感值7t来修正电感版图是指在计算出理想电感的电感值7t后，将理想电感的电感值7t与零进行比较，当7t>0时，修正电感版图以增大电感版图的电感值；当人〈O时，修正电感版图以减小电感版图的电感值。
5.根据权利要求1所述的一种埋入式电感版图的优化设计方法，其特征在于:在对电感版图进行优化仿真结束后求出的理想电感的电感值人即为电感版图的设计偏差。
【文档编号】G06F17/50GK103984811SQ201410194599
【公开日】2014年8月13日 申请日期:2014年5月9日 优先权日:2014年5月9日
【发明者】刘勇, 曹锐, 张德智, 李庄 申请人:中国电子科技集团公司第三十八研究所