外延双沟道隔离二极管驱动阵列建模方法及仿真模型的制作方法
【专利摘要】本发明提供一种外延双沟道隔离二极管驱动阵列建模方法及仿真模型，提取单一器件尺寸、规模及基准工艺条件下的二极管阵列器件的工艺模型参数和器件模型参数并建立工艺模型和器件模型；依据实验流片的参数测试结果校验得到的工艺模型参数和器件模型参数；根据校验后的工艺模型参数和器件模型参数建立二极管电学特性与器件尺寸、工艺模型参数和器件模型参数的依存性关系；利用寄生三极管网络模型仿真二极管阵列内部正向驱动电流、串扰电流与衬底漏电流之间的关系，然后校验二极管阵列器件的工艺优化条件。根据下一代二极管驱动阵列器件的性能要求，可以方便、快捷地确定器件工艺条件和器件参数，预测器件性能。
【专利说明】外延双沟道隔离二极管驱动阵列建模方法及仿真模型
【技术领域】
[0001] 本发明涉及二极管阵列器件建模方法和仿真技术，特别是涉及一种不同尺寸、规 模的二极管阵列器件用于驱动相变存储器的建模方法以及仿真模型。
【背景技术】
[0002] 相变存储器（PCRAM)是基于 20 世纪 60 年代末（S. R. Ovshinsky，Phys. Rev. Lett.，21，1968, pl450)至 70 年代初（J. Feinleib 等人，Appl. Phys. Lett.，18, 1971，p254) 由Ovshinsky提出的一种硫系化合物半导体薄膜在电、热及光的作用下可发生可逆相变的 新型存储机理。相变存储器作为高密度存储技术是国际上的研究热点，1D1R(1个二极管和 1个可逆相变电阻）是实现高密度存储阵列的最佳途径。正向驱动能力强、漏电流与串扰电 流小、高密度的二极管阵列是实现海量存储的前提。Samsung公司（M. J. Kang等人在IEDM 会议上发表）开发了 20nm技术节点下4F2的PCRAM阵列器件，相变材料被限定狭小的区域 内，在沿阵列的字线方向相变材料的高度为30nm，宽度仅为7. 5nm ;沿位线方向相变材料的 长度为22nm。但是，其驱动二极管阵列采用选择性外延技术，制造成本很高，并且该制备工 艺在CMOS工艺之后完成，其不可避免的热处理过程会造成40nm CMOS器件的电学性能漂 移，降低40nm CMOS逻辑电路的产品良率，该技术不适应于40nm标准CMOS工艺下嵌入式 PCRAM芯片的应用设计。2010年，中科院微系统与信息技术研究所开发出了基于双沟道隔 离的外延二极管阵列的器件结构和制备工艺（中国专利，双浅沟道隔离的外延二极管阵列 的制备方法，申请号：201010289920. 1)，该技术采用主流的CMOS制造工艺，在衬底上形成 重掺杂的第一导电类型区域，采用硅外延技术生长外延层，然后通过蚀刻工艺形成二极管 阵列字线间的深沟道隔离和垂直于深沟道方向的浅沟道形成位线间隔离，高深宽比的绝缘 层分别填充在深沟道和浅沟道中。最后，经过离子注入工艺，在深、浅沟道隔离所围成的有 源区域形成第二导电类型区域，构成二极管单元阵列。
[0003] 随着半导体光刻技术的发展，40nm以下的技术节点研发高密度二极管阵列器件 的难点在于抑制二极管阵列衬底漏电流、相邻位线间以及相邻字线间的串扰电流；有效降 低串联电阻，提升二极管正向驱动能力；优化二极管单元的反向击穿特性，增加驱动器件的 开关电流比。其中，二极管阵列器件衬底漏电流取决于字线埋层离子注入工艺参数；相邻 位线间的串扰电流由浅沟道隔离的蚀刻、填充工艺；相邻字线在阵列选通切换时的噪声电 流来自于深沟道的蚀刻填充工艺；单个二极管单元开启时的正向驱动能力取决于二极管阵 列的规模大小、字线长度以及字线埋层离子注入工艺；未选中的二极管单元的反向击穿特 性将影响到整个二极管阵列器件的静态漏电流，从而引起误操作，这与二极管单元形成第 一导电类型离子注入工艺密切相关。综上所述，需要一个高效、低成本以及精准的方法来 梳理如此错综复杂的工艺参数和二极管阵列电学性能参数之间的关系。TCADCTechnology Computer Aided Design)是半导体工艺模拟及器件模拟工具，是现代半导体制造中有效、 快速地设计与研究手段，同时也是降低器件制造成本的有利途径。借助于TCAD仿真平台， 建立二维外延双沟道二极管驱动阵列的工艺模型并校准；结合工艺模型参数搭建二极管阵 列器件模型，以晶圆级测试数据为依据调试和校准器件模型，确定优化工艺条件；采用寄生 三极管网络模型研究多端口的二极管驱动阵列器件的内部串扰电流和衬底漏电流效应，达 到优化器件性能的目的。
[0004] 目前现有的二极管模型都针对单管器件，即无法描述多端口二极管阵列各个端口 之间的电流-电压关系。鉴于此，本发明提出一种外延双沟道二极管阵列器件的建模方法， 通过计算机软件平台搭建外延双沟道隔离二极管阵列的工艺模型和器件模型，主要表征二 极管阵列器件内部的寄生效应和串扰效应，结合器件应用的性能要求，优化工艺参数，做到 有效地抑制二极管阵列内部的寄生效应，提升二极管阵列的正反向电学性能。该器件模型 经过校准，具有在阵列规模、几何参数、工艺参数、模型维度等方面的灵活性，可用于不同性 能指标要求下预测和分析二极管驱动器件的电学性能，如应用于驱动相变存储器（PCRAM)， 阻性存储器（RRAM)，磁性存储器（MRAM)以及铁电存储器（FeRAM)等。
[0005] 建立外延双沟道隔离二极管阵列器件从工艺模型、物理模型到子电路模型的仿真 方案，需要许多描述二极管阵列的模型参数，因此，器件设计者可以利用二极管阵列模型方 便快捷地仿真二极管阵列的性能，并对器件性能进行优化和预测判断。
[0006] 目前的二极管模型多为单管模型，工艺模型中为理想的掺杂分布，器件模型仅仅 可以描述二端口的电流-电压特性，无法描述同一字线上相邻位之间串扰电流效应，也无 法描述字线间漏电流和衬底漏电流。而二极管驱动阵列器件为多端口器件，需要根据设计 者的需求提供子电路模型参数，满足集成电路设计在驱动阵列的单元尺寸和阵列规模上具 有一定灵活性。
[0007] 因此，有必要提出一种新的外延双沟道隔离二极管驱动阵列建模方法及电路模型 来解决上述问题。
【发明内容】
[0008] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种外延双沟道隔离二极 管驱动阵列建模方法及电路模型，用于解决现有技术中的二极管模型多为单管模型，工艺 模型中为理想的掺杂分布，器件模型仅仅可以描述二端口的电流-电压特性，无法描述同 一字线上相邻位之间串扰电流效应，也无法描述字线间漏电流和衬底漏电流的问题。
[0009] 为实现上述目的及其他相关目的，本发明提供一种外延双沟道隔离二极管驱动阵 列建模方法，所述建模方法至少包括：（1)提取单一器件尺寸、规模以及基准工艺条件下的 二极管阵列器件的工艺模型参数和器件模型参数；（2)根据步骤（1)中提取的工艺模型参 数和器件模型参数，建立不同器件尺寸和规模以及不同工艺条件下的工艺模型和器件模 型；（3)依据实验流片的参数测试结果校验不同器件尺寸、规模及不同工艺条件下的工艺 模型参数和器件模型参数；(4)根据步骤（3)中校验后的工艺模型参数和器件模型参数建 立二极管电学特性与器件尺寸、工艺模型参数和器件模型参数的依存性关系；（5)利用寄 生三极管网络模型仿真二极管阵列内部正向驱动电流、串扰电流与衬底漏电流之间的关 系；(6)依据步骤（5)中得到的二极管阵列内部正向驱动电流、串扰电流与衬底漏电流之间 的关系，校验二极管阵列器件的工艺优化条件。
[0010] 优选地，所述步骤（1)中提取单一器件尺寸、规模以及基准工艺条件下的二极管 阵列器件的工艺模型参数中包括步骤：(a)建立不同掺杂杂质在硅中的扩散模型；(b)依据 各掺杂杂质分布的多源空间数据无缝集成校准各掺杂杂质在娃中的扩散模型；（C)提取一 组单一尺寸、规模以及基准工艺条件下的工艺模型参数，以此来搭建N*N外延双沟道隔离 二极管阵列的器件结构。
[0011] 优选地，所述步骤（a)中的所述掺杂杂质包括砷、磷、硼、氟化硼和锗。
[0012] 优选地，所述步骤（c)中的所述工艺模型参数包括PN结面积、硅外延层厚度、浅槽 隔离深度、位线隔离宽度、字线隔离宽度、字线埋层中砷掺杂浓度、字线填充工艺最高温度、 字线填充工艺时间。
[0013] 优选地，所述步骤（1)中提取单一器件尺寸、规模以及基准工艺条件下的二极管 阵列器件的器件模型参数包括步骤：（d)在Sdevice平台上建立单一尺寸、规模以及基准工 艺条件下的器件电学模型：（e)采用四端口仿真的方法表征器件电学性能，并进行单个二 极管的二端口 IF、IR和四端口 IF、IW、ID、IB的电学测试：（f)根据实测数据校准器件模型 参数，同时提取表征二极管阵列性能的指标。
[0014] 优选地，所述表征二极管阵列性能的指标包括：二极管串联电阻Rs、与电极的接触 电阻Rct、金属互连线电阻RM、字线与字线间的漏电流IWL。
[0015] 优选地，所述步骤（2)中建立不同器件尺寸和规模以及不同工艺条件下的工艺模 型的步骤包括：（g)对所述基准工艺条件下二极管阵列器件中工艺参数的测试结果进行分 组实验；(h)在Sprocess平台上建立不同器件尺寸和不同阵列规模的二极管阵列工艺模 型。
[0016] 优选地，所述步骤（2)中建立不同器件尺寸和规模以及不同工艺条件下的器件模 型的步骤包括：（i)依据所述步骤（h)中所建立的二极管阵列工艺模型，提取不同器件尺 寸、规模和不同工艺条件的器件电学特性参数；（j)根据仿真结果初步确定优选的工艺条 件参数。
[0017] 优选地，所述步骤⑷中所述二极管电学特性与器件尺寸、工艺模型参
【权利要求】
1. 一种外延双沟道隔离二极管驱动阵列的建模方法，其特征在于，所述建模方法至少 包括： (1) 提取单一器件尺寸、规模以及基准工艺条件下的二极管阵列器件的工艺模型参数 和器件模型参数； (2) 根据步骤（1)中提取的工艺模型参数和器件模型参数，建立不同器件尺寸和规模 以及不同工艺条件下的工艺模型和器件模型； (3) 依据实验流片的参数测试结果校验不同器件尺寸、规模及不同工艺条件下的工艺 模型参数和器件模型参数； (4) 根据步骤（3)中校验后的工艺模型参数和器件模型参数建立二极管电学特性与器 件尺寸、工艺模型参数和器件模型参数的依存性关系； (5) 利用寄生三极管网络模型仿真二极管阵列内部正向驱动电流、串扰电流与衬底漏 电流之间的关系； (6) 依据步骤（5)中得到的二极管阵列内部正向驱动电流、串扰电流与衬底漏电流之 间的关系，校验二极管阵列器件的工艺优化条件。
2. 根据权利要求1所述的外延双沟道隔离二极管驱动阵列的建模方法，其特征在于： 所述步骤（1)中提取单一器件尺寸、规模以及基准工艺条件下的二极管阵列器件的工艺模 型参数中包括步骤：(a)建立不同掺杂杂质在硅中的扩散模型；(b)依据各掺杂杂质分布的 多源空间数据无缝集成校准各掺杂杂质在硅中的扩散模型；（c)提取一组单一尺寸、规模 以及基准工艺条件下的工艺模型参数，以此来搭建N*N外延双沟道隔离二极管阵列的器件 结构。
3. 根据权利要求2所述的外延双沟道隔离二极管驱动阵列的建模方法，其特征在于： 所述步骤（a)中的所述掺杂杂质包括砷、磷、硼、氟化硼和锗。
4. 根据权利要求2所述的外延双沟道隔离二极管驱动阵列的建模方法，其特征在于： 所述步骤（c)中的所述工艺模型参数包括PN结面积、硅外延层厚度、浅槽隔离深度、位线隔 离宽度、字线隔离宽度、字线埋层中砷掺杂浓度、字线填充工艺最高温度、字线填充工艺时 间。
5. 根据权利要求4所述的外延双沟道隔离二极管驱动阵列的建模方法，其特征在于： 所述步骤（1)中提取单一器件尺寸、规模以及基准工艺条件下的二极管阵列器件的器件模 型参数包括步骤：（d)在Sdevice平台上建立单一尺寸、规模以及基准工艺条件下的器件电 学模型：（e)采用四端口仿真的方法表征器件电学性能，并进行单个二极管的二端口 IF、IR 和四端口 IF、IW、ID、IB的电学测试：（f)根据实测数据校准器件模型参数，同时提取表征二 极管阵列性能的指标。
6. 根据权利要求5所述的外延双沟道隔离二极管驱动阵列的建模方法，其特征在于： 所述表征二极管阵列性能的指标包括：二极管串联电阻Rs、与电极的接触电阻Rct、金属互 连线电阻R M、字线与字线间的漏电流IWL。
7. 根据权利要求6所述的外延双沟道隔离二极管驱动阵列的建模方法，其特征在于： 所述步骤（2)中建立不同器件尺寸和规模以及不同工艺条件下的工艺模型的步骤包括： (g)对所述基准工艺条件下二极管阵列器件中工艺参数的测试结果进行分组实验；(h)在 Sprocess平台上建立不同器件尺寸和不同阵列规模的二极管阵列工艺模型。
8. 根据权利要求7所述的外延双沟道隔离二极管驱动阵列的建模方法，其特征在于： 所述步骤（2)中建立不同器件尺寸和规模以及不同工艺条件下的器件模型的步骤包括： (i)依据所述步骤（h)中所建立的二极管阵列工艺模型，提取不同器件尺寸、规模和不同工 艺条件的器件电学特性参数；（j)根据仿真结果初步确定优选的工艺条件参数。
9. 根据权利要求7所述的外延双沟道隔离二极管驱动阵列的建模方法，其特征在于： 所述步骤（4)中所述二极管电学特性与器件尺寸、工艺模型参数和器件模型参数的依存性 关系为：
:其中EPI_THK为硅外延层厚度；BNL_Dose 为字线埋层中砷掺杂浓度；STI_Depth为浅槽隔离的深度。
10. 根据权利要求8所述的外延双沟道隔离二极管驱动阵列的建模方法，其特征在于： 所述外延层厚度的变化范围为2?5 μ m ;字线埋层中砷掺杂浓度的变化范围在I. 0el5? 7. 0el5cm 2〇
11. 一种外延双沟道隔离二极管驱动阵列的仿真模型，其特征在于：该仿真模型至少 包括：具有第一导电类型的硅衬底区域（10);定义于硅衬底上的高掺杂的字线埋层区域 (11) ;所述字线埋层区域具有第二导电类型；设于高掺杂的硅衬底上的二极管单元阵列 (12) ； 形成于所述二极管单元阵列之间的浅槽隔离层（13); 字线埋层区域设有两个引出端（14,15)，该两个引出端同时分别连接于位于所述二极 管单元阵列上方的第一金属层（16)和位于所述第一金属层上方的第二金属层（17);所述 二极管区域表面连接于所述第一金属层。
12. 根据权利要求11所述的外延双沟道隔离二极管驱动阵列的仿真模型，其特征在 于：与所述两个引出端相连的第二金属层构成该二极管的字线端；与所述二极管表面区域 相连的第一金属层构成二极管的位线端。
13. 根据权利要求11所述的外延双沟道隔离二极管驱动阵列的仿真模型，其特征在 于：所述第一导电类型为P型，所述第二导电类型为N型。
14. 根据权利要求12所述的外延双沟道隔离二极管驱动阵列的仿真模型，其特征在 于：所述仿真模型包括：二极管阵列器件内部的寄生三极管效应、串扰电流效应以及衬底 漏电流效应；所述寄生三极管基于Gummel-Poon模型，字线埋层为寄生三极管的基区，相邻 二极管单元的阳极分别为横向寄生三极管发射极和集电极，衬底端为坚直方向三极管的集 电极。三极管构成网络结构的端口电流为：
其 中βΗ为水平方向寄生三极管电流静态增益；βν为坚直方向寄生三极管电流静态增益； 为跨导；IF、IW、ID、IB分别为单个二极管电学测试的四端口。
【文档编号】G06F17/50GK104392058SQ201410712365
【公开日】2015年3月4日 申请日期:2014年11月28日 优先权日:2014年11月28日
【发明者】刘燕, 宋志棠, 汪恒, 刘波 申请人:中国科学院上海微系统与信息技术研究所