1.一种电路装置，包括：
输入级电路，包括：
第一输入寄存器，用于接收使能输入，
第二输入寄存器，耦合至所述第一输入寄存器，其中在所述电路装置的稳定状态下，在不具有任何使能连接的情况下操作所述第二输入寄存器；
乘法器，耦合至所述输入级电路，其中所述乘法器被配置为生成乘积值；以及
输出级电路，包括至少部分地基于所述乘积值计算输出的加法器。
2.根据权利要求1所述的电路装置，还包括：
使能寄存器，被配置为接收所述使能输入并生成用于所述电路装置的流控制的延迟使能信号。
3.根据权利要求2所述的电路装置，还包括：
第一脉动寄存器，耦合至所述输入级电路，与所述使能寄存器去耦，并且在所述电路装置的稳定状态下在不具有任何使能连接的情况下进行操作；以及
第二脉动寄存器，耦合至所述第一脉动寄存器和所述使能寄存器以接收所述延迟使能信号。
4.根据权利要求3所述的电路装置，其中所述乘法器被布置在所述输入级电路和所述第一脉动寄存器之间。
5.根据权利要求3所述的电路装置，其中所述第一脉动寄存器直接连接至所述第二输入寄存器，使得所述第一脉动寄存器可以与所述输入级电路成组。
6.根据权利要求1所述的电路装置，还包括：
组延迟寄存器，布置在所述乘法器和所述第一脉动寄存器的下游，其中所述组延迟寄存器在不具有任何使能连接的情况下进行操作。
7.根据权利要求6所述的电路装置，还包括：
平衡延迟寄存器，用于延迟所述使能输入以平衡所述组延迟寄存器。
8.根据权利要求7所述的电路装置，其中所述组延迟寄存器耦合至所述输出级电路中的所述加法器，并且所述平衡延迟寄存器耦合至所述输出级电路中的输出寄存器。
9.一种电路装置，用于接收数据输入和使能输入并基于所述数据输入生成有限脉冲响应输出，所述电路装置包括：
输入级电路，包括输入寄存器；
第一乘法器，耦合至所述输入级电路；
第二乘法器，耦合至所述输入级电路；以及
输出级电路，耦合至所述第一乘法器和所述第二乘法器，包括：
加法器电路；和
重定时寄存器，布置在所述第一乘法器和所述加法器电路之间以重定时所述输出级电路。
10.根据权利要求9所述的电路装置，还包括：
多个流水线寄存器，用于使所述第一乘法器和所述第二乘法器的操作流水化。
11.根据权利要求10所述的电路装置，还包括：
延迟寄存器，连接至所述重定时寄存器，其中所述延迟寄存器基于所述使能输入创建延迟使能信号并将所述延迟使能信号发送至所述重定时寄存器。
12.根据权利要求9所述的电路装置，还包括：
多个流水线寄存器，用于使所述加法器电路的操作流水化。
13.根据权利要求12所述的电路装置，还包括：
延迟寄存器，连接至所述输出级电路，其中所述延迟寄存器创建使能延迟以平衡所述多个流水线寄存器。
14.根据权利要求12所述的电路装置，其中所述输出级电路接收外生延迟输入以平衡所述多个流水线寄存器。
15.根据权利要求9所述的电路装置，还包括：
多个流水线寄存器，在所述电路装置内设置有物理元件以使所述物理元件的操作流水化，其中所述物理元件不同于所述第一乘法器、所述第二乘法器和所述加法器电路；以及
延迟寄存器，用于平衡所述多个流水线寄存器。
16.一种流水化脉动有限脉冲响应(FIR)滤波器，包括：
输入级电路，包括输入寄存器，其中所述输入寄存器接收使能信号；
FIR计算电路，包括：
脉动寄存器，和
乘法器，连接至所述脉动寄存器；
输出级电路，包括计算输出和的加法器；
第一使能寄存器和第二使能寄存器，用于接收来自所述输入寄存器的所述使能信号；以及
多个流水线寄存器，以使所述FIR计算电路的部分操作流水化，其中所述多个流水线寄存器中的第一流水线寄存器和第二流水线寄存器分别接收来自所述第一使能寄存器和所述第二使能寄存器的所述使能信号。
17.根据权利要求16所述的流水化脉动FIR滤波器，还包括：
多个延迟寄存器，耦合在所述输入级电路和所述输出级电路之间，其中所述多个延迟寄存器在所述使能信号中创建等于所述多个流水线寄存器的深度的等待时间。
18.根据权利要求16所述的流水化脉动FIR滤波器，其中在所述脉动寄存器和所述多个流水线寄存器中，在不具有任何使能连接的情况下操作一个或多个寄存器。