一种车号识别装置、方法及系统与流程

文档序号:12365783阅读:391来源:国知局
一种车号识别装置、方法及系统与流程

本发明涉及铁路车辆技术领域,具体地,涉及一种车号识别装置、方法及系统。



背景技术:

铁路运输中为了掌握铁路车辆的动态使用情况,需要记录行驶中的列车车号和车次,而传统人力抄号的方式较为落后,效率很低,且差错也多,大大制约着铁路运输能力的发挥。

对此,目前提出了利用射频识别技术来识别车辆车号的方法,该方法主要包括:在所有车辆上安装射频标签,在所有区段站、编组站、大型货运站和分界站安装地面读写装置(包括车号识别读写器和射频天线等)以对运行的列车的车辆信息进行识别;车辆信息经计算机处理后,为铁路管理信息系统提供列车、车辆、集装箱实时跟踪管理所需的包括铁路列车车次、机车和货车车号,属性、位置等准确的实时基础信息。

其中,车号识别读写器对运行的车辆信息进行识别的过程为:当列车接近车号认识读写器时,主控计算机通过串口命令车号识别读写器开始识别车辆上安装的射频标签,车号识别读写器由待机状态进入工作状态,由射频接口通过射频天线向射频标签发射电磁波,射频标签接收到电磁波后,对该电磁波进行调制并发射标签信息,射频天线接收到标签信息后,交由车号识别读写器对标签信息进行识别,并将识别的数据上传给主控计算机;过车完毕后,主控计算机通过串口命令车号识别读写器重新进入待机状态。

此外,在列车经过时,主控计算机在对列车进行计轴计辆的同时,还需要将当前时刻识别的标签信息中的车号信息与预存的数据进行匹配以实现数据记录。从而,由于列车数据记录的重要性,对射频标签识别的实时性和准确性都提出了很高的要求。

然而,目前射频标签信号采用FSK(Frequency Shift Keying,移频键控)编码,其由128bit数据组成,从而接收一帧完整的射频标签数据需要12.8ms。在列车车速大于80km/h情况下,同时受到列车底部复杂外形对电磁波反射造成的多径效应的影响,很难接收到一帧完全正确且连续的128bit标签信号。因此,当车速大于80Km/h,特别是达到120km/h时,如果采用传统的读取、译码和发送的车号识别方法,将会造成大量的车号读取失败,影响铁路运输。



技术实现要素:

本发明的目的是提供一种车号识别装置、方法及系统,用于解决现有车号识别方法不适用于识别高速运行的车辆的车号的问题。

本发明提供了一种车号识别装置,该车号识别装置包括:天线,用于向车辆上的电子标签发射电磁波,并接收所述电子标签响应于所述电磁波而发送的包含有车号信息的车辆标签数据;解码单元,用于对所述车辆标签数据进行解码;以及解析单元,用于对解码后的车辆标签数据进行数据质量分级,并按分级结果输出所述车辆标签数据。

优选地,该车号识别装置还包括:预处理单元,用于对所述天线接收的车辆标签数据进行滤波和信号转换,再发送给所述解码单元进行解码。

优选地,所述解码单元包括:计时解码模块,用于基于计时解码方式对所述车辆标签数据进行解码;以及计频解码模块,用于基于计频解码方式对所述车辆标签数据进行解码;其中,所述计算解码模块和所述计频解码模块并行运行。

优选地,所述解析单元包括:第一数据质量分级模块,用于根据对所述车辆标签数据进行校验的检验结果对每组车辆标签数据进行第一级数据质量分级;第二数据质量分级模块,用于根据对所述车辆标签数据进行译码的译码结果对经第一级数据质量分级后的每组车辆标签数据进行第二级数据质量分级;以及拼接纠错模块,用于对经过第二数据质量分级后的车辆标签数据进行拼接纠错处理。

优选地,所述解码单元采用现场可编程门阵列FPGA,所述解析单元采用数字信号处理器DSP。

本发明还提供了一种车号识别方法,该车号识别方法包括:通过天线向车辆上的电子标签发射电磁波,并接收所述电子标签响应于所述电磁波而发送的包含有车号信息的车辆标签数据;对所述车辆标签数据进行解码;以及对解码后的车辆标签数据进行数据质量分级,并按分级结果输出所述车辆标签数据。

优选地,该车号识别方法还包括:对所述天线接收的车辆标签数据进行滤波和信号转换,再对进行滤波和信号转换后的车辆标签数据进行解码。

优选地,所述对所述车辆标签数据进行解码包括:基于计时解码方式对所述车辆标签数据进行解码;以及基于计频解码方式对所述车辆标签数据进行解码;其中,所述计算解码方式和所述计频解码方式并行处理同一车辆标签数据。

优选地,所述对解码后的车辆标签数据进行数据质量分级包括:根据对所述车辆标签数据进行校验的检验结果对每组车辆标签数据进行第一级数据质量分级;根据对所述车辆标签数据进行译码的译码结果对经第一级数据质量分级后的每组车辆标签数据进行第二级数据质量分级;以及对经过第二数据质量分级后的车辆标签数据进行拼接纠错处理。

本发明还提供了一种车号识别系统,该车号识别系统包括:电子标签,存储有包含车号信息的车辆标签数据;上述的车号识别装置,用于识别并输出所述车辆标签数据;以及主控机,用于接收并处理所述车号识别装置输出的车辆标签数据,并对所述车号识别装置进行控制。

通过上述技术方案,本发明的有益效果是:本发明在车号标签识别过程中,通过数据质量选优分类解决了列车提速后带来的完整帧数据识别率大幅下降的问题,提高了识别高速运行的铁路车辆的车号的准确性和实时性。

本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本发明的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明,但并不构成对本发明的限制。在附图中:

图1是本发明实施例中的车号识别装置的结构示意图;

图2是本发明实施例中的解码单元的结构示意图;

图3是本发明实施例中的解析单元的结构示意图;

图4是本发明实施例中的车号识别方法的流程示意图;

图5是本发明实施例中的预处理单元的硬件电路图;

图6是本发明实施例中的解码车辆标签数据的流程示意图;

图7是本发明实施例中的FPGA的硬件电路图;

图8是本发明实施例中的进行车辆标签数据的数据质量分级的流程示意图;

图9是本发明实施例中的拼接纠错的流程示意图;

图10及图11共同构成本发明实施例的DSP硬件电路图;

图12是本发明实施例中的车号识别系统的流程示意图。

附图标记说明

1 车号识别装置 2 电子标签

3 主控机 11 天线

12 解码单元 13 解析单元

14 预处理单元 121 计时解码模块

122 计频解码模块 131 第一数据质量分析模块

132 第二数据质量分析模块 133 拼接纠错模块

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明,并不用于限制本发明。

在本发明中,在本发明实施例中所提到的“第一”及“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

本发明实施例提供了一种车号识别装置,如图1所示,该车号识别装置1包括:天线11,用于向车辆上的电子标签2发射电磁波,并接收所述电子标签2响应于所述电磁波而发送的包含有车号信息的车辆标签数据;解码单元12,用于对所述车辆标签数据进行解码;以及解析单元13,用于对解码后的车辆标签数据进行数据质量分级,并按分级结果输出所述车辆标签数据。

其中,所述电子标签2优选为射频标签,其可以置于车辆上,与电子标签2对应的天线11优选为射频天线,其可以置于地面。电子标签2中存储有车辆标签数据,该车辆标签数据包括车号信号、车次信息等。

进一步地,本实施例的车号识别装置还可以包括:预处理单元14,用于对所述射频天线接收的车辆标签数据进行滤波和信号转换,再发送给所述解码单元12进行解码。具体地,从所述射频天线接收的车辆标签数据为正交解调的I(In-phase,同相)、IQ(In-phase Quadrature,同相正交)、Q(Quadrature,正交)三路原始的基带信号,所述预处理单元14对该原始基带信号进行滤波处理,并根据选用的解码单元12的类型,将该基带信号转换成解码单元12可接收的信号类型。

优选地,本实施例的解码单元12可采用FPGA(Field Programmable Gate Array,现场可编程门阵列),FPGA具有能够并行处理的优点,且可以引入多种不同策略的解码方式对车辆标签数据进行解码。这里,当解码单元12采用FPGA时,所述预处理单元14将滤波后的基带信号转换为3.3V高电平的FSK或FM0(Bi-Phase Space,双向间隔码编码)信号。

进一步地,如图2所示,所述解码单元12可以包括:计时解码模块121,用于基于计时解码方式对所述车辆标签数据进行解码;以及计频解码模块122,用于基于计频解码方式对所述车辆标签数据进行解码。其中,所述计算解码模块121和所述计频解码模块122并行运行,以对三路基带信号同时进行两种不同方式的解码,兼顾两种解码方式的优点,最大限度地保留接收到的信息,以提高解码的正确率。

优选地,本实施例的解析单元13可以采用DSP(Digital Signal Processor,数字信号处理器),其与FPGA配合,在经过FPGA一系列的多通道并行处理后,DSP对数据进行质量分类及拼接纠错,以提高识别车辆标签数据的准确性。

进一步地,如图3所示,所述解析单元13可以包括:第一数据质量分级模块131,用于根据对所述车辆标签数据进行校验的检验结果对每组车辆标签数据进行第一级数据质量分级;第二数据质量分级模块132,用于根据对所述车辆标签数据进行译码的译码结果对经第一级数据质量分级后的每组车辆标签数据进行第二级数据质量分级;以及拼接纠错模块133,用于对经过第二数据质量分级后的车辆标签数据进行拼接纠错处理。最后,所述解析单元13会按照质量分级结果输出车辆标签数据给主控机。

据此,本实施例可采用FPGA+DSP的数字信号处理硬件架构,在常规车辆标签数据识别过程中,加入一系列的多通道并行解码处理、数据质量分类及拼接纠错,实现准确性和实时性更高的车号识别。下面以FPGA+DSP的数字信号处理硬件架构为例,说明本实施例的车号识别方法的具体流程。

如图4所示,本实施例的车号识别方法主要包括以下步骤。

步骤S1,获取车辆标签数据。

具体地,本实施例中通过射频天线向车辆上的射频标签发射电磁波,并接收所述射频标签响应于所述电磁波而发送的包含有车号信息的车辆标签数据。即,可获得I、IQ和Q三路原始的基带信号。

步骤S2,对车辆标签数据进行预处理。

这里,所述预处理包括:对所述射频天线接收的车辆标签数据进行滤波和信号转换。其中,所述信号转换即是将I、IQ和Q三路原始的基带信号转换成3.3V高电平的FSK或FM0信号。此外,所述预处理还可以包括降噪处理。

在具体应用中,可构成如图5所示的预处理单元的硬件电路,该硬件电路通过RC滤波电路、74HC04D芯片及SN74LVC4245,将TTL电平转换为FPGA能够接受的3.3V电平,实现步骤S2的功能。

步骤S3,对所述车辆标签数据进行解码。

进一步地,如图6所示,采用FPGA时,所述步骤S3可以包括以下步骤:

步骤S31,对所述车辆标签数据进行计时解码。

步骤S32,对所述车辆标签数据进行计频解码。

其中,所述步骤S31和步骤S32是并行执行的,通过步骤S31和步骤S32,可得到3组128bit的车辆标签数据(或标签信息)。

步骤S33,写RAM,即将3组128bit的车辆标签数据存放于FPGA内部的RAM中。

在具体应用中,可采用如图7所示的FPGA硬件电路,将三路基带信号引入FPGA的98、99、100引脚进行信息解码,以实现步骤S3的功能。

步骤S4,对解码后的车辆标签数据进行数据质量分级。

进一步地,如图8所示,所述步骤S4可以包括以下步骤:

步骤S41,读RAM,即从FPGA内部的RAM中读取存放的3组128bit的车辆标签数据。

步骤S42,校验分级,即根据对所述车辆标签数据进行校验的检验结果对每组车辆标签数据进行第一级数据质量分级。

具体地,利用每组车辆标签数据编码格式前后64bit自带的校验位,对每组128bit的车辆标签数据进行校验,并利用校验结果,对每组数据进行第一级数据质量分级以供后续处理使用。该第一级数据质量分级中,数据质量由好到坏依次为:

I级:当前组数据全部128bit均通过校验。

II级:当前组数据仅前64bit或者后64bit通过校验。

III级:当前组数据前后64bit没有通过校验。

步骤S43,译码分级,即根据对所述车辆标签数据进行译码的译码结果对经第一级数据质量分级后的每组车辆标签数据进行第二级数据质量分级。

具体地,利用GB/T 25340-2010中规定的6位ASCII码规范,对本次读取的3组车辆标签数据进行译码,得到3组由20个ASCII字符组成的车号标签信息。之后对该车号标签信息进行第二级数据质量分级,数据质量由好到坏依次为:

A级:当前组数据20个ASCII字符取值范围,全部符合GB/T 25340-2010规范

B级:当前组数据仅前10个ASCII字符或者后10个ASCII字符的取值范围,符合GB/T 25340-2010规范

C级:当前组数据前后10个ASCII字符中,均存在不符合GB/T25340-2010规范的字符。

步骤S44,拼接纠错处理,即对经过第二数据质量分级后的车辆标签数据进行拼接纠错处理。

进一步地,如图9所示,进行拼接纠错处理的流程主要包括:

1)丢弃3组车辆标签数据中质量为C级或者III级的数据。

2)如果3组车辆标签数据中存在I+A级的数据,则优先挑选出该数据,并将其作为识别结果直接发送给主控机;同时,将剩余其他级别数据与该I+A级数据进行比较,如果数据中存在前10位或者后10位与该I+A级数据对应位相同的情况,则认为完全识别,并将该I+A级的数据再次发送。

3)如果3组车辆标签数据中不存在I+A级的数据,则将剩余其他级别数据中,以下两种类型数据挑选出来:

类型a:前64bit通过校验,同时对应的前10个ASCII字符符合规范;

类型b:后64bit通过校验,同时对应的后10个ASCII字符符合规范。

如果同时存在类型a和类型b两种数据类型,则将两种类型数据按照前后拼接后,作为完整识别数据发送;如果只存在一种数据类型,则将该类型数据存入拼接缓冲寄存器,以备下次读取RAM后拼接使用。

4)查询拼接缓冲寄存器,如果只包含本次读取RAM后挑选出的类型数据,说明本次读取,未能完成识别,则保留该数据,等待下次读取RAM;如果只包含上次读取RAM后挑选出的类型数据,说明上次读取未能完成识别,但是本次读取完成了识别,则删除该数据;如果同时包含上次和本次挑选出的类型数据,则判断是否同时存在类型a和类型b两种数据类型,如果存在,则将两种类型数据按照前后拼接后,作为完整识别数据发送;如果只存在一种数据类型,则将上次挑选出的数据删除,只保留本次挑选出的数据,以备下次读取RAM后拼接使用。

在具体应用中,可采用如图10及图11共同构成的DSP硬件电路图,其中DSP的读数据中断信号73引脚与FPGA 43引脚相连,FM0\FSK指示信号74引脚与FPGA41引脚相连,总线读信号149引脚与FPGA94引脚相连,片选信号150引脚与FPGA 118引脚相连,从而实现了FPGA+DSP的数字信号处理硬件架构。

步骤S5,主控机统计每个车辆标签通过时间内接收到的标签识别结果,选取接收次数最多的标签内容作为可信的车号进行记录。

本发明实施例还提供了一种车号识别系统,如图12所示,该车号识别系统包括:上述的车号识别装置1,用于识别并输出所述车辆标签数据;电子标签2,存储有包含车号信息的车辆标签数据;以及主控机3,用于接收并处理所述车号识别装置输出的车辆标签数据,并对所述车号识别装置进行控制。

以FPGA+DSP的数字信号处理硬件架构为例,该车号识别系统中,I、IQ、Q三路原始的基带信号经过预处理单元,变换为3.3V高电平的FSK或FM0信号;三路FSK或FM0信号被引入FPGA解码单元,按照FM0、FSK编码规则进行帧头识别及信息解析;FPGA解析完成后给出FM0、FSK指示信号、读取数据中断信号;DSP在读取了中断信号后,将给出地址信号、读信号、片选信号,并读取FPGA发送在总线上的数据,最后DSP会按照数据的质量分级将标签信息发送给主控机。其中,所述主控机对车号识别装置的控制主要是控制FPGA和DSP的启动及运行。

该车号识别系统的各构成部分的具体实施细节与上述实施例相同,在此不再赘述。

综上所述,本发明实施例的车号识别装置、方法及系统,相对常规车辆标签识别方案,具有以下两个方面的优点:

一、通过在车号标签识别过程中,加入多通道并行处理,利用不同解码策略(计时,计频),兼顾两种解码策略的优点,最大限度的保留接收信息,提高单次解码的正确率。

二、通过在车号标签识别过程中,采用数据质量选优分类,解决了列车提速后,带来的完整帧数据识别率大幅下降的问题,通过组内甚至组间的数据拼接纠错,实现了高速情况下(80~120km/h),射频标签识别的实时性和准确性。

以上结合附图详细描述了本发明的优选实施方式,但是,本发明并不限于上述实施方式中的具体细节,在本发明的技术构思范围内,可以对本发明的技术方案进行多种简单变型,这些简单变型均属于本发明的保护范围。例如,可以将车号识别改变为车次识别。

另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,可以通过任何合适的方式进行组合。为了避免不必要的重复,本发明对各种可能的组合方式不再另行说明。

此外,本发明的各种不同的实施方式之间也可以进行任意组合,只要其不违背本发明的思想,其同样应当视为本发明所公开的内容。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1