本发明涉及整机系统结构技术领域，特别是涉及一种存储系统。
背景技术：
在存储系统中，随着存储密度的提高，存储系统中会集成越来越多的板卡以供硬盘扩展，而这些板卡上都会预留对应于每个IC集成电路的UART(Universal Asynchronous Receiver/Transmitter，通用异步串行收发数据总线)串口以供debug(调试)。通常情况下，每个板卡都会至少预留一个UART串口；然而这样的话，如果想访问某一个板卡，就需要通过串口线接到其指定的UART串口，访问另外一个的话就需要再接到另外板卡上指定的UART串口，操作繁琐，便利性差。
因此，如何提供一种操作简便的存储系统是本领域技术人员目前需要解决的问题。
技术实现要素：
本发明的目的是提供一种存储系统，在需要访问不同集成电路时不需要频繁的更换接线，操作简便，便利性高。
为解决上述技术问题，本发明提供了一种存储系统，包括：
若干个用于产生串口信号的集成电路；
分别与各个所述集成电路相连的控制器；其中，所述控制器内预设有分别与各个所述集成电路对应的标识信息；
与所述控制器相连的串行I/O接口；
所述控制器，用于当通过所述串行I/O接口接收到外部发送的串口指令时，解析所述串口指令，并将解析结果与预设的所述标识信息进行比对，确定所述串口指令对应的集成电路；控制所述串行I/O接口与所述串口指令对应的集成电路之间建立通信。
优选地，所述集成电路设置于板卡上，且每个所述板卡上设置有多个所述集成电路。
优选地，所述板卡为expander扩展器板卡，每个所述expander扩展器板卡上设置有一个所述集成电路，所述集成电路为expander扩展器集成电路。
优选地，所述集成电路具体用于产生UART通用异步串口信号；所述集成电路与所述控制器之间通过UART串行总线连接。
优选地，所述控制器具体为CPLD复杂可编程逻辑器件。
优选地，所述控制器具体为FPGA。
本发明提供了一种存储系统，包括控制器，该控制器一端分别连接若干个集成电路，另一端连接串行I/O接口；当控制器接收到外部发送的串口指令时，对串口指令进行解析，并依据解析结果进行串口切换，使串行I/O接口能够与串口指令对应的集成电路进行通信，以供操作人员获取该集成电路内的串口信号或对其进行debug调试操作。可见，本发明在需要访问不同集成电路时不需要频繁的更换接线，而是仅需要输入相应的串口指令即可，控制器会自动切换至串口指令对应的集成电路，操作简便，便利性高。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种存储系统的结构示意图。
具体实施方式
本发明的核心是提供一种存储系统，在需要访问不同集成电路时不需要频繁的更换接线，操作简便，便利性高。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种存储系统，参见图1所示，图1为本发明提供的一种存储系统的结构示意图。该系统包括：
若干个用于产生串口信号的集成电路11；
分别与各个集成电路11相连的控制器12；其中，控制器12内预设有分别与各个集成电路11对应的标识信息；
与控制器12相连的串行I/O接口13；
控制器12，用于当通过串行I/O接口13接收到外部发送的串口指令时，解析串口指令，并将解析结果与预设的标识信息进行比对，确定串口指令对应的集成电路11；控制串行I/O接口13与串口指令对应的集成电路11之间建立通信。
可以理解的是，控制器12的作用类似一个选择开关，依据串口指令选择性切换与串行I/O接口13通信的集成电路11。这里的标识信息可以为数字编号，例如当需要某一个集成电路11的串口信号时，通过串行I/O接口13向该控制器12发送指定的串口指令，当控制器12解析出收到的串口指令内容为1时，与串行I/O接口13通信的集成电路11切换到第一集成电路；当控制器12解析出收到的串口指令内容为2时，与串行I/O接口13通信的集成电路11切换到第二集成电路；依次类推，当控制器12解析出收到的串口指令内容为N时，与串行I/O接口13通信的集成电路11切换到第N集成电路。当然，这里的标识也可以为其他与集成电路11一一对应的标识符，本发明对此不作限定。
另外，由于在硬件设计时，集成电路11需要再通过RS232电平转换IC之后才可以连到调试接口，如果每个集成电路11均单独调试的话，每个集成电路11均需要连接一颗RS232电平转换IC，故成本高；而本发明仅需要在串行I/O接口13外连接一颗RS232电平转换IC即可，降低了成本。
具体的，集成电路11设置于板卡上，且每个板卡上设置有多个集成电路11。
另外，也可以可以一个集成电路11单独位于一个板卡上。例如，这里的板卡为expander扩展器板卡，每个expander扩展器板卡上设置有一个集成电路11，集成电路11为expander扩展器集成电路。
可以理解的是，每个expander扩展器板卡上仅有一个集成电路11，故可以为每个expander扩展器板卡与控制器12连接，且控制器12依据解析的串口指令选择性地切换与串行I/O接口13通信的expander扩展器板卡。
另外，也可以部分板卡上设置有多个集成电路11，部分板卡上设置有一个集成电路11，本发明对此不作限定。另外，控制器12位于主板上，这里的若干个集成电路11中可以有部分或全部集成电路11位于主板上。
其中，集成电路11具体用于产生UART通用异步串口信号；集成电路11与控制器12之间通过UART串行总线连接。
另外，集成电路11产生的串口信号也可以为I2C串口信号，或其他类型的串口信号，本发明对此不作限定。
其中，这里的控制器12具体为CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)。当然，也可以为FPGA，还可以采用其他类型的计算控制元件，例如CPU等，本发明对此不作限定。
本发明提供了一种存储系统，包括控制器，该控制器一端分别连接若干个集成电路，另一端连接串行I/O接口；当控制器接收到外部发送的串口指令时，对串口指令进行解析，并依据解析结果进行串口切换，使串行I/O接口能够与串口指令对应的集成电路进行通信，以供操作人员获取该集成电路内的串口信号或对其进行debug调试操作。可见，本发明仅设置有一个对外输出的接口，在需要访问不同集成电路时不需要频繁的更换接线，而是仅需要输入相应的串口指令即可，控制器会自动切换至串口指令对应的集成电路，操作简便，便利性高。
需要说明的是，在本说明书中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。