PCIe从设备测试装置的制作方法

本发明涉及一种计算机测试装置，特别涉及一种PCIe从设备测试装置。

背景技术：

本发明涉及一种PCIe板卡(PCIe从设备)功能测试装置，主要用于对计算机中使用的自主设计的PCIe板卡功能的测试。

PCIe总线是目前在各类计算机中大规模应用的一种局部总线。作为连接Cache和主存储器的系统总线的延伸，起主要功能是连接外部设备。一般计算机中采用插板的形式，插板和主板通过PCIe总线互联，实现对计算机功能的扩展。PCIe插板设计完成后，通常对其测试的方法是直接将其插入目标主机，针对设计功能编写专门的软件驱动程序与测试程序对其功能进行测试。

当计算机中使用的PCIe板卡功能繁多时，如果采用传统方法对其进行测试，会有较大的局限性：由于团队人力物力因素的限制，PCIe插板设计完成时，其目标机箱、驱动软件尚无法到位以对其功能进行及时有效的测试，这将大大拖慢项目进展；此外，某些情况下，需要在现场对板卡进行维护检修，笨重的机箱也给板卡维护人员带来了较大的工作负担。

技术实现要素：

本发明的目的在于提供一种PCIe从设备测试装置，用于解决上述现有技术的问题。

本发明一种PCIe从设备测试装置，其中，包括：测试控制主板和接口转换底板；测试控制主板包括：测试激励编辑模块、被测设备行为监控模块、嵌入式微处理器、PCIe事物层数据报文处理模块、PCIe-IP核和链路状态监控模块；接口转换底板包括：多个测试控制主板插槽和与之一一对应的多个被测设备插槽；多个测试控制主板插槽用于与测试控制主板连接；多个被测设备插槽用于连接被测设备；PCIe-IP核，用于将PCIE事物层数据报文模块的输出数据包，转换为PCIe线路的物理信号，以及将PCIe线路的物理信号转换为数据包输入给PCIE事物层数据报文模块；链路状态监控模块，将PCIe-IP核的链路状态发送给处理器，处理器的对链路操作的请求，转发给PCIe-IP核；PCIE事物层数据报文处理模块，用于将PCIe-IP核的数据包进行解包并发送给被测设备行为监控模块，以及将测试激励编辑模块的输出数据进行打包，发送给PCIe-IP核；被测设备行为监控模块，判断被测设备返回数据包内是否正常，并将判断结果发送给处理器；测试激励编辑模块，用于按照处理器的测试指令，产生相应的测试数据，发送给PCIE事物层数据报文处理模块；处理器，用于根据用户指令产生相应的命令，并根据被测设备返回的数据包，输出给用户。

根据本发明的PCIe从设备测试装置的一实施例，其中，多个被测设备插槽具有不同链路宽度和接口形式。

根据本发明的PCIe从设备测试装置的一实施例，其中，链路状态包括链路的通断、宽度以及速度。

根据本发明的PCIe从设备测试装置的一实施例，其中，测试激励编辑模块、被测设备行为监控模块、嵌入式微处理器、PCIe事物层数据报文处理模块、PCIe-IP核和链路状态监控模块通过FPGA实现。

根据本发明的PCIe从设备测试装置的一实施例，其中，接口转换底板还包括测试控制主板与被测设备的供电模块、电源复位管理模块和按照PCIe规范设计的时钟驱动模块。

根据本发明的PCIe从设备测试装置的一实施例，其中，测试控制主板还包括：用户交互接口控制模块，用于测试控制主板与用户的外部设备连接。

根据本发明的PCIe从设备测试装置的一实施例，其中，还包括：显示模块，连接嵌入式微处理器，用于显示嵌入式微处理器的输出结果。

根据本发明的PCIe从设备测试装置的一实施例，其中，按键操作模块，连接嵌入式微处理器，用于将用户的操作指令输入给嵌入式微处理器。

根据本发明的PCIe从设备测试装置的一实施例，其中，PCIe-IP核配置为RC-Port。

根据本发明的PCIe从设备测试装置的一实施例，其中，测试控制主板还包括：PCIe连接器，用于与主板插槽连接。

综上，本发明的PCIe从设备测试装置，采用带有PCIe RootComplex端口(RC-Port)IP核的FPGA来实现对自主设计的板卡进行功能测试的装置，能够提升便捷性，提高团队的工作效率。

附图说明

图1所示为本发明一种PCIe从设备测试装置的示意图。

具体实施方式

为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

图1所示为本发明一种PCIe从设备测试装置的示意图，如图1所示，本发明PCIe从设备测试装置包括：测试控制主板20和接口转换底板21。测试控制主板20包括：FPGA系统19、用户输入接口、输出显示接口和PCIe连接器10。FPGA系统19由FPGA芯片和能够保证FPGA正常工作的最小系统组成，FPGA芯片内部功能模块包括：测试激励编辑模块1、被测设备行为监控模块2、嵌入式微处理器IP核3、用户交互接口控制模块4、PCIe事物层数据报文(TLP)处理模块7、PCIe IP核8和链路状态监控模块9。接口转换底板21包括：电源与复位管理模块14、PCIe时钟管理模块18、测试控制主板插槽11-13和与之一一对应的具有不同链路宽度和接口形式的被测设备插槽15-17。

如图1所示，接口转换底板21上设置了测试控制主板20与被测设备的供电模块、电源复位管理模块14和按照PCIe规范设计的时钟驱动模块18。考虑到PCIe总线的物理信号为高速串行差分信号，为了保障信号传输的质量，在接口转换底板21上，为不同链路宽度、不同接口形式的被测设备设置独立的插槽15-17，每个被测设备插槽15-17独立地对应一个测试控制主板插槽11-13。这样做的目的是避免线路板上的高速信号出现分支，影响信号传输的质量。

如图1所示，测试控制主板20的功能主要由一片FPGA芯片完成。FPGA芯片需要具备PCIe总线IP核8，并且这个IP核可以配置为RC-Port。此外，FPGA的容量还要能够满足应用的需要：支持嵌入式处理器软/硬IP核及数据处理部分的逻辑。

如图1所示，PCIE连接器10用于插入对应的主板插槽11-13内。被测设备插入对应的被测设备插槽15-17中。

如图1所示，PCIe-IP核8(RC模式)，将TLP模块7的输出数据包，转换为PCIe线路的物理信号，以及将PCIe线路的物理信号转换为数据包输入给TLP模块7。

如图1所示，链路状态监控模块9，用于将链路状态(链路的通断、宽度、速度等状态)信息发送给链路状态监控模块9，当需要改变链路状态，如速度，由PCIe-IP核改变与被测设备之间的链路速度。

链路状态监控模块9，将PCIe-IP核8的链路状态发送给嵌入式微处理器IP核3，嵌入式微处理器IP核3的对链路操作的请求，转发给PCIe-IP核8。TLP处理模块7，将PCIe-IP核8的数据包进行解包发送给被测设备行为监控模块2，将测试激励编辑模块1的输出数据进行打包，发送给PCIe-IP核8；被测设备行为监控模块2，判断被测设备返回数据包内是否正常，并将判断结果发送给嵌入式微处理器IP核3，以呈现给用户；测试激励编辑模块1，用于按照嵌入式微处理器IP核3的测试指令，产生相应的测试数据发送给TLP处理模块7；嵌入式微处理器IP核3，将用户指令产生相应的命令，并根据被测设备返回的数据包，以呈现给用户。用户交互接口控制模块4，用于与按键拨码开关5以及LED指示灯显示屏6交互。按键拨码开关5用于用户输入指令。LED指示灯显示屏6用于将被测设备检测结果和链路状态信息显示给用户。

如图1所示，FPGA系统中，PCIe-IP核8与PCIe连接器10直接相连，负责接收PCIe电气信号，进行物理层和数据链路层的处理，然后将接收到TLP传输给应用逻辑；接收应用逻辑编辑好的TLP，经过数据链路层和物理层的处理、打包，然后经过PCIe总线发送给被测设备。PCIeIP核8还具有物理层状态监控和控制接口，可将物理层监控到的链路状态传送给操作用户，或者由操作用户发起改变链路宽度、链路速度的动作。TLP处理模块7负责接收测试激励，并按照PCIe IP核8接口协议要求打包数据，发送测试激励，以及从PCIe IP核8接收数据进行协议解析，得到被测设备发送来的数据，传送给被测设备行为监控模块2。嵌入式微处理器IP核3负责系统整体的管理与调度功能：从用户交互接口控制模块4，得到用户输入的测试激励属性，将测试激励属性传送给测试激励编辑模块1进行测试激励；从被测设备行为监控模块2获取被测设备发送的数据，从链路状态监控模块9获取当前链路状态信息，通过用户交互接口控制模块4显示给用户。

如图1所示，PCIe从设备测试装置能够快速对PCIe从设备板卡的基本功能进行测试。对被测设备进行测试的内容主要有以下几个方面：链路是否能够正常工作，BAR空间读写，中断信号监听，DMA传输测试。

如图1所示，通过接口转换底板21对测试控制主板和被测设备进行上电、复位后，正常情况下，首先进行PCIe链路训练与初始化，工作完成后，PCIe链路两端设备才能够正常工作。这一过程可由链路状态监控模块9监控PCIe IP核8的接口得到。将监控结果显示给操作用户，用户可以得知链路训练和初始化过程是否成功完成，以及若未能成功完成、在哪一环节出现了问题。

如图1所示，BAR空间读写是PCIe设备需要支持的最基本功能。链路初始化完成后，用户可以对被测设备的进行BAR空间读写测试。用户首先需要编辑需要进行读写的地址、待写入的数据、待写入数据数目等测试激励属性，启动测试后，FPGA系统19通过PCIe IP核8将测试激励发送给被测设备，对被测设备的BAR空间进行读写。某些类型的读写访问，如Memory空间读，I/O空间读、写等操作需要被测设备返回完成报文。被测设备行为监控模块2负责接收这些完成报文，并判断这些完成报文是否符合预期，如是否返回了预期的正确负载，负载字数是否与包头中规定的字数一直等，将结果显示给用户。

如图1所示，某些被测设备支持中断功能与DMA传输功能。中断功能与DMA功能本质上都是由被测设备作为传输发起者，主动向链路对端发送报文。测试时，首先需要用BAR空间读写的方式，编辑测试激励，对被测设备进行正确的配置，触发被测设备的中断或启动被测设备进行DMA传输。随后，被测设备行为监控模块2监听被测设备传输的报文、判断收到的中断消息报文或DMA读写报文是否正确合理，如消息格式是否正确，中断编号是否正确，DMA访问是否存在地址越界错误等，将结果显示给用户，按照需要通知未处理其模块编辑完成报文，回传给被测设备以完成通信。

如图1所示，本PCIe从设备测试装置分为测试控制主板20与接口转换底板21两部分。接口转换底板21用于提供装置电源、复位功能和参考时钟，以及对不同链路宽度、不同接口形式的被测设备进行适配。测试控制主板20中，由PCIe IP核实现与被测设备PCIe端口的连接与通信；通过FPGA中的通用逻辑部分实现数据包的编辑解析与接口状态监控；FPGA中使用嵌入式微处理器IP核实现对测试功能整体的管理控制，和对用户接口的控制来与操作用户的交互，接收操作用户输入的测试激励属性，并将测试结果显示给操作用户。

本发明PCIe从设备测试装置用于某型号计算机中自主设计的PCIe从设备板卡功能测试。测试功能通过操作用户通过按键输入控制，同时可将测试结果与操作界面通过显示屏呈现给操作用户。FPGA中PCIe IP核及嵌入式微处理器IP核的使用，将复杂的功能集成在一片芯片中，提高了系统集成度，省去了笨重的机箱和种类繁多的协议芯片，做到了低成本与小型化，更加适合操作人员便携，随时随地对PCIe从设备进行快速有效的测试，能够有效地提升团队的工作效率。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。