压感显示装置的制作方法

本公开一般涉及显示技术领域，尤其涉及一种压感显示装置。

背景技术：

触控显示装置可以通过触控电极来检测手指在触控显示装置的显示屏平面内的坐标位置，并根据该坐标位置来进行相应的显示。

然而，显示技术的发展以及人机交互界面交互操作的多样性对触控显示装置提出了更高的要求。例如，在检测手指在显示屏平面的坐标位置之外，还需要对手指垂直按压显示屏的压力大小进行检测，从而根据压力大小的不同来进行相应的显示。

现有的具备压力检测的显示装置中，通常通过设置在不同导电膜层的压力检测电极和压力感应电极之间形成的感应电容来实现对压力的检测。当显示装置受到外界压力作用时，压力检测电极所在的导电层和压力感应电极所在的导电层之间的间距将发生改变，进而导致压力检测电极和压力感应电极之间形成的感应电容发生变化，集成电路可通过采集感应电容的变化量来确定外界压力值的大小。

进一步地，为了实现压力检测，现有技术中，集成电路与压力检测电极直接电连接，从而向压力检测电极提供相应的压力检测信号，同时，压力感应电极可以感应外界对显示装置的压力，并将表征压力大小的电信号传输至集成电路以使集成电路确定出外界压力值的大小。

然而，采用上述方案来将集成电路与压力检测电极直接电连接后，在进行静电防护测试时，静电容易自压力检测电极直接传递至集成电路，造成集成电路的损坏。此外，由于集成电路的驱动能力有限，通过集成电路直接驱动压力检测电极，增加了集成电路的负担，有可能引起集成电路过热等问题。

技术实现要素：

鉴于现有技术中的上述缺陷或不足，期望提供一种压感显示装置，以期解决现有技术中存在的技术问题。

第一方面，本申请实施例提供了一种压感显示装置，包括显示区与围绕显示区的非显示区，压感显示装置包括：集成电路，位于非显示区；压力感应电极阵列，包括阵列排布的多个压力感应电极；至少一个压力检测电极，压力检测电极向压力感应电极阵列的正投影与各压力感应电极至少部分地重叠；以及驱动电路，位于非显示区，连接在集成电路和压力检测电极之间，驱动电路基于集成电路输出的驱动控制信号生成用于驱动压力检测电极的检测信号，其中，驱动控制信号与检测信号具有相同的相位。

按照本申请实施例的方案，通过在集成电路和压力检测电极之间设置驱动电路，通过集成电路输出的驱动控制信号来控制驱动电路向压力检测电极提供用于驱动压力检测电极的检测信号，降低了集成电路的负担，同时可避免来自压力检测电极的静电直接传导至集成电路进而引发集成电路损坏。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1示出了本申请的压感显示装置的示意性结构图；

图2为本申请的压感显示装置中，驱动电路的示意性结构图；

图3示出了本申请一个实施例的驱动电路的示意性电路图；

图4A为图3中，第一驱动电位生成模块的示意性电路图；

图4B为图3中，第二驱动电位生成模块的示意性电路图；

图5为集成电路输出的控制信号的示意性波形图；

图6示出了本申请另一个实施例的驱动电路的示意性电路图；

图7为本申请的压感显示装置中，像素阵列和薄膜晶体管阵列的相对位置关系示意图；

图8为驱动电路设置在柔性电路板中时，本申请的压感显示装置的示意性结构图；

图9为本申请的压感显示装置的背光单元、阵列基板和彩膜基板的相对位置关系示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

参见图1所示，为本申请的压感显示装置的一个实施例的示意性结构图。

本实施例的压感显示装置包括包括显示区10与围绕所述显示区10的非显示区。

本实施例的压感显示装置还包括集成电路(Integrated Circuit，IC)110、压力感应电极阵列、至少一个压力检测电极120以及驱动电路130。其中，集成电路110和驱动电路130位于非显示区。

压力感应电极阵列包括阵列排布的多个压力感应电极140，且压力检测电极120向压力感应电极阵列的正投影与各压力感应电极140至少部分地重叠。这样一来，压力检测电极120可以与各压力感应电极140之间形成感应电容，当受到外界压力作用时，压力检测电极120与各压力感应电极140之间的间距发生改变，进而使得感应电容发生相应的改变。

驱动电路130电连接在集成电路110和压力检测电极120之间，用于基于集成电路110输出的驱动控制信号生成用于驱动压力检测电极120的检测信号。其中，驱动控制信号与检测信号具有相同的相位。

本实施例的压感显示装置，通过在集成电路110和压力检测电极120之间设置驱动电路130，通过集成电路110输出的驱动控制信号来控制驱动电路130向压力检测电极120提供用于驱动压力检测电极120的检测信号，降低了集成电路110的负担，同时可避免来自压力检测电极120的静电直接传导至集成电路110进而引发集成电路110损坏。

参见图2所示，为图1所示的压感显示装置中，驱动电路130的一个实施例的示意性结构图。

如图2所示，本实施例的驱动电路130包括相互并联的第一驱动电位生成模块210和第二驱动电位生成模块220。

其中，第一驱动电位生成模块210的输入端以及第二驱动电位生成模块220的输入端连接驱动电路130的输入端IN并与集成电路的输出端电连接以接收集成电路输出的Select信号，第一驱动电位生成模块210的输出端以及第二驱动电位生成模块220的输出端连接至驱动电路130的输出端OUT，且驱动电路130的输出端OUT与压力检测电极电连接。

在一些应用场景中，集成电路输出的信号Select可以使得第一驱动电位生成模块210和第二驱动电位生成模块220同时工作，从而共同向压力检测电极输出检测信号Txreg。

或者，在另一些应用场景中，通过集成电路输出的信号Select可以分时选通驱动电路中的第一驱动电位生成模块210或者第二驱动电位生成模块220，从而使得驱动电路的第一驱动电位生成模块210或者第二驱动电位生成模块220分时向压力检测电极输出检测信号Txreg。

参见图3所示，为本申请的压感显示装置中，驱动电路的一个实施例的示意性电路图。

图3中，第一驱动电位生成模块310包括第一缓冲单元311和第一输出单元312。类似地，第二驱动电位生成模块320同样可以包括第二缓冲单元321和第二输出单元322。

参见图4A所示，为图3中的第一驱动电位生成模块310的电路图。第一缓冲单元311包括多个级联的反相器，第一输出单元312包括第一反相器312a和第一电平输出模块312b。第一缓冲单元311的多个级联的反相器中，与驱动电路的输入端电连接并接收集成电路输出的SELECT信号的反相器为第二反相器311a。

第一反相器312a的输入端与第二反相器311a的输出端电连接，第一电平输出模块312b与第一反相器312a的输出端以及第一缓冲单元311的输出端电连接，并基于第一反相器312a的输出端和第一缓冲单元311的输出端的控制向压力检测电极输出第一驱动电位TXH。

此外，如图4A所示，第一电平输出模块312b包括两个晶体管M1、M2。其中，晶体管M1可以是NMOS晶体管而晶体管M2可以是PMOS晶体管。晶体管M1的栅极与第一反相器312a的输出端电连接，晶体管M2的栅极与第一缓冲单元311的输出端电连接。此外，第一晶体管M1的第一极和第二晶体管M2的第一极相互电连接并连接至第一电平信号输入端用于接收第一电平信号TXH，第一晶体管M1的第二极和第二晶体管M2的第二极相互电连接并连接至第一驱动电位生成模块的输出端。

参见图4B所示，为图3中的第二驱动电位生成模块320的电路图。与第一驱动电位生成模块310类似，第二驱动电位生成模块320可以包括第二缓冲单元321和第二输出单元322。第二缓冲单元321可以与第一缓冲单元311具有相似的结构，第二输出单元322也可以与第一输出单元312具体相似的结构。

具体而言，第二缓冲单元321包括多个级联的反相器，第二输出单元322包括第三反相器322a和第二电平输出模块322b。第二缓冲单元321的多个级联的反相器中，与驱动电路的输入端电连接并接收集成电路输出的SELECT信号的反相器为第四反相器321a。

第三反相器322a的输入端与第四反相器321a的输出端电连接，第二电平输出模块322b与第三反相器322a的输出端以及第二缓冲单元321的输出端电连接，并基于第三反相器322a的输出端和第二缓冲单元321的输出端的控制向压力检测电极输出第二驱动电位TXL。

本实施例中，如图3所示，各反相器均包含一个NMOS晶体管和一个PMOS晶体管，且二者的栅极相互电连接作为反相器的输入端、漏极相互电连接作为反相器的输出端。这样一来，当提供至栅极的控制信号使得反相器中的一个晶体管导通时，另一个晶体管截止，使得施加在导通的晶体管的源极的电压可提供至反相器的输出端。当施加在两个晶体管的源极上的电压不同(例如，相反)时，可以通过控制提供至反相器输入端的电压的大小使得反相器输出不同的电压。

需要说明的是，尽管本实施例的驱动电路采用了一个NMOS晶体管和一个PMOS晶体管的结构，但这仅仅是示意性的。本领域技术人员在获知本申请公开的技术方案的基础上可以采用任何电气元件来实现反相器的功能而不需要付出创造性的劳动。因此，无论采用何种现有的反相器的结构来实现本申请的驱动电路，均视为落入了本申请的保护范围之内。

下面，将结合图3所示的电路图来说明本实施例的驱动电路的工作原理。

假设集成电路输出的SELECT信号为如图5所示的方波，且第一缓冲单元311、第二缓冲单元321均包含奇数个反相器。

当SELECT信号为高电平时，第一缓冲单元311和第二缓冲单元321均输出低电平。第一输出单元312的第一反相器以及第二输出单元312的第三反相器输出高电平。第一输出单元312的第一电平输出模块中的NMOS晶体管的栅极与第一反相器的输出端电连接，因此该NMOS晶体管导通，并向驱动电路的输出端提供第一电平TXH。同时，第一输出单元312的第一电平输出模块中的PMOS晶体管的栅极与第一缓冲单元311的的输出端电连接，而此时第一缓冲单元311的的输出端输出低电平，因此该PMOS晶体管导通，并向驱动电路的输出端提供第一电平TXH。

另一方面，第二输出单元322的第一电平输出模块中的PMOS晶体管的栅极与第一反相器的输出端电连接，因此该PMOS晶体管截止。同时，第二输出单元322的第二电平输出模块中的NMOS晶体管的栅极与第二缓冲单元321的的输出端电连接，而此时第二缓冲单元321的的输出端输出低电平，因此该NMOS晶体管截止。

当SELECT信号为低电平时，第一缓冲单元311和第二缓冲单元321均输出高电平。第一输出单元312的第一反相器以及第二输出单元312的第三反相器输出低电平。第一输出单元312的第一电平输出模块中的NMOS晶体管的栅极与第一反相器的输出端电连接，因此该NMOS晶体管截止。同时，第一输出单元312的第一电平输出模块中的PMOS晶体管的栅极与第一缓冲单元311的的输出端电连接，而此时第一缓冲单元311的的输出端输出高电平，因此该PMOS晶体管截止。

另一方面，第二输出单元322的第一电平输出模块中的PMOS晶体管的栅极与第一反相器的输出端电连接，因此该PMOS晶体管导通，并将第二电平TXL提供至驱动电路的输出端。同时，第二输出单元322的第二电平输出模块中的NMOS晶体管的栅极与第二缓冲单元321的的输出端电连接，而此时第二缓冲单元321的的输出端输出高电平，因此该NMOS晶体管导通，并将第二电平TXL提供至驱动电路的输出端。

由此可见，当SELECT信号为高电平时，第一驱动电位生成模块310工作，驱动电路向压力检测电极输出的检测信号Txreg的电位为TXH；当SELECT信号为低电平时，第二驱动电位生成模块320工作，驱动电路向压力检测电极输出的检测信号Txreg的电位为TXL。

这样一来，集成电路仅需输出用于控制驱动电路的控制信号SELECT，而无需输出用于驱动压力检测电极的驱动信号，大大减轻了集成电路的负担。此外，当压力检测电极上形成有静电荷时，静电荷可以通过驱动电路导出，避免静电荷导出至集成电路而对集成电路造成损坏。

此外，驱动电路的第一驱动电位生成模块310和第二驱动电位生成模块320通过采用多个级联的反相器，可以实现稳定电压的功能。具体而言，当集成电路输出的控制信号SELECT为图5所示的方波信号时，通过本实施例的驱动电路中的第一驱动电位生成模块310和第二驱动电位生成模块320中级联的反相器，可以使第一缓冲单元311和第二缓冲单元321输出的高电平固定为VGH而低电平固定为VGL，避免了控制信号SELECT由于高、低电平切换时的电压不稳定导致用于控制第一电平输出模块的信号以及用于控制第二电平输出模块的信号不稳定。

参见图6所示，为本申请的压感显示装置中，驱动电路的另一个实施例的示意性电路图。

与图3所示的实施例类似，本实施例的驱动电路同样包括第一驱动电位生成模块610和第二驱动电位生成模块620。

其中，第一驱动电位生成模块610包括第一晶体管T1、第二晶体管T2和第一电阻R1。

第一晶体管T1的栅极与集成电路的输出端电连接，第一晶体管T1的第一极与第二晶体管T2的栅极电连接，第一晶体管T1的第二极接地。第二晶体管T2的第一极连接至第一驱动电位输入端并接收第一驱动电位TXH，第二晶体管T2的第二极与压力检测电极电连接。第一电阻R1的两端分别与第一晶体管T1的第一极以及第二晶体管T2的第一极电连接。

类似地，本实施例中，第二驱动电位生成模块620包括第三晶体管T3、第四晶体管T4和第二电阻R2。

第三晶体管T3的栅极与集成电路的输出端电连接，第三晶体管T3的第一极与第四晶体管T4的栅极电连接，第三晶体管T3的第二极接地。第四晶体管T4的第一极与第二驱动电位输入端电连接并接收第二驱动电位TXL，第四晶体管T4的第二极与压力检测电极电连接。第二电阻R2的两端分别与第三晶体管T3的第一极以及第四晶体管T4的第一极电连接。

下面，同样以集成电路输出的SELECT信号为如图5所示的方波来说明本实施例的驱动电路的工作原理。

当SELECT信号为高电平时，第一驱动电位生成模块610中的第一晶体管T1导通，而第二驱动电位生成模块620中的第三晶体管T3截止。第二晶体管T2的栅极电位为第一驱动电位TXH经第一电阻R1分压后的电位，也即是说，当第一驱动电位TXH为高电平时，第二晶体管T2的栅极也为高电平，此时，第二晶体管T2导通，并将第一驱动电位TXH提供至驱动电路的输出端。

另一方面，当SELECT信号为低电平时，第一驱动电位生成模块610中的第一晶体管T1截止而第二驱动电位生成模块620的第三晶体管T3导通。第四晶体管T4的栅极电位为第二驱动电位TXL经第二电阻R2分压后的电位，也即是说，当第二驱动电位TXL为低电平时，第四晶体管T4的栅极也为低电平，此时，第四晶体管T4导通，并将第二驱动电位TXL提供至驱动电路的输出端。

由此可见，当SELECT信号为高电平时，第一驱动电位生成模块610工作，驱动电路向压力检测电极输出的检测信号Txreg的电位为TXH；当SELECT信号为低电平时，第二驱动电位生成模块620工作，驱动电路向压力检测电极输出的检测信号Txreg的电位为TXL。

这样一来，集成电路仅需输出用于控制驱动电路的控制信号SELECT，而无需输出用于驱动压力检测电极的驱动信号，大大减轻了集成电路的负担。此外，当压力检测电极上形成有静电荷时，静电荷可以通过驱动电路导出，避免静电荷导出至集成电路而对集成电路造成损坏。

此外，需要说明的是，本申请的驱动电路中，第一驱动电位生成模块可以采用图3所示实施例中的电路结构或者图6所示实施例中的电路结构；类似地，第二驱动电位生成模块也可以采用图3所示实施例中的电路结构或者图6所示实施例中的电路结构。也即是说，驱动电路可以具有图3所示的电路结构，或者具有图6所示的电路结构，或者第一驱动电位生成模块具有图3中的第一驱动电位生成模块310的电路结构而第二驱动电位生成模块具有图6中的第二驱动电位生成模块620的结构，或者第一驱动电位生成模块具有图6中的第一驱动电位生成模块610的电路结构而第二驱动电位生成模块具有图3中的第二驱动电位生成模块320的结构。

此外，参见图7所示，本申请的压感显示装置还包括显示像素阵列和薄膜晶体管阵列。

显示像素阵列包括多个由多条扫描线S1～Sm和与各扫描线绝缘相交的数据线D1～Dn限定出的显示像素701。薄膜晶体管阵列包括多个薄膜晶体管702。各显示像素中还形成有像素电极(图中未示出)，各薄膜晶体管702通过向各显示像素701中的像素电极提供提供显示信号从而使得显示装置显示相应的画面。

在一些可选的实现方式中，本申请的压感显示装置中，驱动电路与薄膜晶体管阵列可以位于相同的导电层。例如，薄膜晶体管阵列中，各薄膜晶体管的栅极可以位于第一导电层，而各薄膜晶体管的源极和漏极可以位于与第一导电层绝缘的第二导电层。此时，驱动电路可以形成在第一导电层；或者，驱动电路可以形成在第二导电层；或者，驱动电路的一部分元件可以形成在第一导电层而其余部分原件可以形成在第二导电层。

此外，在这些可选的实现方式中，驱动电路可以形成在压感显示装置的非显示区的任意位置，例如，可以与集成电路一同形成在压感显示装置的下边框区域；或者，可以与用于生成扫描信号的移位寄存器一同形成在压感显示装置左和/或右边框区域。

在另一些可选的实现方式中，参见图8所示，本申请的压感显示装置还可以包括连接在集成电路801和压力检测电极802之间的柔性电路板803。在这些可选的实现方式中，本申请各实施例的驱动电路804可以形成于柔性电路板803中。

此外，如图9所示，本申请的压感显示装置还包括背光单元910，压力检测电极可以形成于背光单元910中。压力感应电极阵列可以形成在阵列基板920上，或者，压力感应电极阵列还可以形成在彩膜基板930上。

进一步参见图9所示，背光单元910可以包括背光铁框901、导光板902和多个叠置的光学膜片903。压力检测电极可以形成于背光铁框901的上表面或者可以将背光铁框901作为压力检测电极。

此外，本申请的压感显示装置中，压力感应电极可以复用为公共电极。也即是说，在各帧周期的显示期间，集成电路可以向压力感应电极阵列中的各压力感应电极提供公共电压信号；在各帧周期的压力检测期间，集成电路可以通过驱动电路向压力检测电极提供检测信号，同时压力感应电极可以采集外界压力感应信号，并将采集到的压力感应信号传输至集成电路。

此外，本申请的压感显示装置中，压力感应电极还可以复用为触摸感应电极。此时，帧周期除了包括显示期间和压力检测期间之外，还可以包括触摸检测期间。在触摸检测期间，集成电路可以向压力感应电极阵列中的各压力感应电极提供触摸检测信号，同时接收压力感应电极采集的触摸感应信号，并将感应到的触摸检测信号传输至集成电路。

本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。