一种心跳检测方法、设备及系统与流程

本发明属于检测领域，尤其涉及一种心跳检测方法、设备及系统。

背景技术：

fpga(field－programmablegatearray)，即现场可编程门阵列，它是在pal、gal、cpld等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(asic)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，如今fpga在服务器领域使用广泛，且在服务器核心部件中扮演着重要的角色，决定着与基板管理器bmc通信链路的连通性等。

但是，若无法实时有效的检查fpga工作状态，则会给服务器工作带来较大的隐患，如导致服务器宕机或者工作异常等。

因此，迫切需要一种简单有效的方式来监控fpga的工作状态

技术实现要素：

本发明提供一种心跳检测方法、设备及系统，以解决上述问题。

本发明实施例提供一种心跳检测方法。上述方法包括以下步骤：

向现场可编程门阵列fpga的寄存器写入至少一个验证值；

通过比较从所述寄存器中读取的验证值与写入所述寄存器的验证值，获取比较结果；

依据所述比较结果，对所述fpga进行相应处理。

本发明实施例还提供一种心跳检测设备，包括写入模块、比较模块、处理模块；其中，所述写入模块通过所述比较模块与所述处理模块连接；

所述写入模块，用于向现场可编程门阵列fpga的寄存器写入至少一个验证值；

所述比较模块，用于通过比较从所述寄存器中读取的验证值与写入所述寄存器的验证值，获取比较结果；

所述处理模块，依据所述比较结果，对所述fpga进行相应处理。

本发明还提供一种心跳检测系统，包括上述心跳检测设备。

通过以下方案：向现场可编程门阵列fpga的寄存器写入至少一个验证值；通过比较从所述寄存器中读取的验证值与写入所述寄存器的验证值，获取比较结果；依据所述比较结果，对所述fpga进行相应处理；实现了可以实时的监测fpga的工作状态。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1所示为根据本发明实施例1提供的心跳检测方法的流程图；

图2所示为根据本发明实施例2提供的心跳检测设备示意图；

图3所示为根据本发明实施例3提供的心跳检测系统示意图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

图1所示为根据本发明实施例1提供的心跳检测方法的流程图，包括以下步骤：

步骤101：向现场可编程门阵列fpga的寄存器写入至少一个验证值；

进一步地，基板管理器即bmc通过定期交替的方式向寄存器写入固定值0xaa与0x55。

例如：基板管理器10点向fpga的寄存器写入固定值0xaa；10点30向fpga的寄存器写入固定值0x55；11点向fpga的寄存器写入固定值0xaa；11点30分向fpga的寄存器写入固定值0x55。

这样每隔半小时以交替的方式向fpga的寄存器写入有规律的固定值0xaa与0x55，以便读写前后比较。

步骤102：通过比较从所述寄存器中读取的验证值与写入所述寄存器的验证值，获取比较结果；

步骤103：依据所述比较结果，对所述fpga进行相应处理。

进一步地，基板管理器比较从所述寄存器中读取的验证值与写入所述寄存器的验证值；

若不一致，则统计预设时段内获取的不一致次数；

若所述不一致次数大于预设值，则判断所述fpga处于异常工作模式，重启所述fpga。

进一步地，所述预设时段可以根据需要进行灵活设置，例如：1小时；所述预设值可以根据需要进行灵活设置，例如：6次。

基板管理器bmc提供通过增加容错机制避免某一次检测异常导致重启dpga即fpgareset，进一步提升检测的准确性。

基板管理器通过将fpga的寄存器中的读写的值进行比较，若前后不一致，通过多次确认，若依然不一致，则认为fpga已经进入异常工作模式，bmc负责重启dpga即fpgareset，来恢复其正常工作。

进一步地，基板管理器比较从所述寄存器中读取的验证值与写入所述寄存器的验证值；

若不一致，则判断所述fpga处于异常工作模式，重启所述fpga。

上述方案的特点是若判断不一致，则判断所述fpga处于异常工作模式，重启所述fpga，提高响应速度，便于及时解决问题，保障系统安全。

进一步地，所述基板管理器通过通用输入输出接口即gpio直接重启所述fpga。

进一步地，基板管理器比较从所述寄存器中读取的验证值与写入所述寄存器的验证值；

若一致，则判断所述fpga处于正常工作模式，继续读写所述寄存器。

图2所示为根据本发明实施例2提供的心跳检测设备示意图，包括写入模块201、比较模块202、处理模块203；其中，所述写入模块201通过所述比较模块202与所述处理模块203连接；

所述写入模块201，用于向现场可编程门阵列fpga的寄存器写入至少一个验证值；

所述比较模块202，用于通过比较从所述寄存器中读取的验证值与写入所述寄存器的验证值，获取比较结果；

所述处理模块203，依据所述比较结果，对所述fpga进行相应处理。

进一步地，

所述写入模块，还用于通过定期交替的方式向所述寄存器写入固定值0xaa与0x55。

进一步地，

所述比较模块，还用于比较从所述寄存器中读取的验证值与写入所述寄存器的验证值，获取不一致的比较结果；

所述处理模块，还用于统计预设时段内获取的不一致次数；还用于若所述不一致次数大于预设值，则判断所述fpga处于异常工作模式，重启所述fpga。

图3所示为根据本发明实施例3提供的心跳检测系统示意图，包括上述心跳检测设备。

通过以下方案：向现场可编程门阵列fpga的寄存器写入至少一个验证值；通过比较从所述寄存器中读取的验证值与写入所述寄存器的验证值，获取比较结果；依据所述比较结果，对所述fpga进行相应处理；实现了可以实时的监测fpga的工作状态。

通过以下方案：基板管理器比较从所述寄存器中读取的验证值与写入所述寄存器的验证值；若不一致，则统计预设时段内获取的不一致次数；若所述不一致次数大于预设值，则判断所述fpga处于异常工作模式，重启所述fpga；该方案针对异常工作状态增加相应的容错机制和强制fpgareset来恢复正常工作，则在一定程度上也会提高服务器本身工作的稳定性和容错性能。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。