1.一种处理器，包括：
用以对指令进行解码的解码单元，指令用以指示源存储器地址信息，并且指令用以指示目的地架构上可见的存储位置；以及
与解码单元耦合的执行单元，响应于指令，执行单元要将结果存储在目的地架构上可见的存储位置中，结果用以指示与源存储器地址信息对应的逻辑存储器地址是否在持久存储器中。
2.根据权利要求1所述的处理器，进一步包括翻译旁视缓冲器（TLB），并且其中响应于指令，执行单元要从用以存储逻辑存储器地址的地址翻译的TLB中的条目接收一个或多个位，所述一个或多个位用以指示逻辑存储器地址是否在持久存储器中。
3.根据权利要求2所述的处理器，进一步包括存储器管理单元（MMU），并且其中MMU要执行页表走以针对逻辑存储器地址的地址翻译而检索页表条目，所述页表条目要包括用以指示逻辑存储器地址是否在持久存储器中的一个或多个位。
4.根据权利要求3所述的处理器，其中所述一个或多个位要包括页表条目的位[11:9]中的一个或多个。
5.根据权利要求1所述的处理器，其中响应于指令，执行单元要接收包括持久指示位的多个位，以及其中执行单元包括用以应用掩码来将持久指示位与所述多个位隔离的逻辑。
6.根据权利要求5所述的处理器，其中执行单元包括：
用以存储掩码的掩码记忆装置，掩码要包括针对持久指示位的设置位和针对所述多个位中的不同于持久指示位的每个位的清除位；以及
与逻辑，其与掩码记忆装置耦合并且耦合以接收所述多个位，与逻辑用以对所述多个位和掩码执行按位逻辑与操作并且输出持久指示位的位值。
7.根据权利要求1到6中任一项所述的处理器，其中解码单元要将指令解码成加载操作，进一步包括存储器排序缓冲器（MOB），并且其中MOB将不关于加载缓冲器中的其它操作对加载操作进行排序，除非加载操作遭遇翻译旁视缓冲器（TLB）未命中。
8.根据权利要求1到6中任一项所述的处理器，进一步包括数据高速缓存，其中解码单元要将指令解码成加载操作，并且其中响应于加载操作，处理器要向数据高速缓存提供取消信号。
9.根据权利要求1到6中任一项所述的处理器，其中解码单元要将指令解码成加载操作，进一步包括存储器排序缓冲器（MOB），并且其中MOB将不针对加载操作执行一个或多个阻塞操作，但MOB将针对与加载指令对应的其它加载操作执行所述一个或多个阻塞操作，所述加载指令在被执行时将数据从存储器加载到处理器中。
10.根据权利要求1到6中任一项所述的处理器，进一步包括多个标量寄存器，并且其中响应于指令，执行单元要将结果存储在将是所述多个标量寄存器中的标量寄存器的目的地架构上可见的存储位置中。
11.根据权利要求1到6中任一项所述的处理器，进一步包括用以存储至少一个标志的标志寄存器，并且其中响应于指令，执行单元要将结果存储在将是标志寄存器的所述至少一个标志的目的地架构上可见的存储位置中。
12.根据权利要求1到6中任一项所述的处理器，其中响应于指令，执行单元要存储将仅包括对逻辑存储器地址是否在持久存储器中的指示的结果。
13.根据权利要求1到6中任一项所述的处理器，其中解码单元要对将是用户级指令的指令进行解码，所述用户级指令可操作以被在用户级特权下执行。
14.一种由通过处理器执行的方法，包括：
在处理器处接收指令，指令指示源存储器地址信息并且指示目的地架构上可见的存储位置；以及
响应于指令，将结果存储在目的地架构上可见的存储位置中，结果指示与源存储器地址信息对应的逻辑存储器地址是否在持久存储器中。
15.根据权利要求14所述的方法，进一步包括响应于指令而从翻译旁视缓冲器（TLB）中的条目接收一个或多个位，所述一个或多个位指示逻辑存储器地址是否在持久存储器中。
16.根据权利要求14所述的方法，进一步包括将指令解码成加载操作，并且进一步包括不关于存储器排序缓冲器的加载缓冲器中的其它操作对加载操作进行排序，除非加载操作遭遇翻译旁视缓冲器（TLB）未命中。
17.根据权利要求14所述的方法，进一步包括在用户级特权下执行指令。
18.根据权利要求14到17中任一项所述的方法，进一步包括执行如下中的一个：
决定当结果指示逻辑存储器地址在持久存储器中时更新预写日志；或
决定当结果指示逻辑存储器地址不在持久存储器中时不更新预写日志。
19.根据权利要求14到17中任一项所述的方法，进一步包括编译器将指令插入到在基于结果而有条件地更新预写日志的指令集之前的代码中，并且使预测分支的分支预测偏置，使得基于结果而有条件地更新预写日志的指令集不被执行。
20.一种电子设备，包括：
互连；
与互连耦合的处理器，处理器要接收用以指示源存储器地址信息和用以指示目的地架构上可见的存储位置的指令，响应于指令，处理器要将结果存储在目的地架构上可见的存储位置中，结果用以指示与源存储器地址信息对应的逻辑存储器地址是否在持久存储器中；以及
与互连耦合的动态随机存取存储器（DRAM），DRAM存储指令集，所述指令集在被处理器执行时使得处理器执行包括用以如下的操作：
如果结果将指示逻辑存储器地址在持久存储器中，则更新预写日志；或
如果结果将指示逻辑存储器地址不在持久存储器中，则不更新预写日志。
21.根据权利要求20所述的电子设备，其中处理器进一步包括翻译旁视缓冲器（TLB），并且其中响应于指令，处理器要从用以存储逻辑存储器地址的地址翻译的TLB中的条目接收一个或多个位，所述一个或多个位用以指示逻辑存储器地址是否在持久存储器中。
22.一种处理器，包括：
用于对指令进行解码的部件，指令用以指示源存储器地址信息，并且指令用以指示目的地架构上可见的存储位置；以及
用于响应于指令而将结果存储在目的地架构上可见的存储位置中的部件，结果用以指示与源存储器地址信息对应的逻辑存储器地址是否在持久存储器中。
23.一种装置，包括用于执行根据权利要求14到17中任一项所述的方法的部件。
24.一种机器可读介质，其提供包括如果被机器执行则可操作以使得机器执行根据权利要求14到17中任一项所述的方法的指令的指令。
25.一种电子设备，包括：互连；与互连耦合的根据权利要求1到6中任一项所述的处理器；以及与互连耦合的动态随机存取存储器（DRAM）。