专利名称：一种存储器芯片位线失效分析方法
技术领域：
本发明涉及半导体失效分析领域，特别涉及一种存储器芯片位线失效分析方法。
背景技术：
对于半导体器件的大规模生产，通过对设计和制造后的半导体器件进行失效分析是提高产率、改善工艺技术可靠性和稳定性的重要手段。对半导体存储器件而言，位线间的短路是一种常见的失效情况，位线的短路将使两条位线上的所有存储单元失去作用，使得存储芯片的存储容量降低，因此，针对半导体存储器件的位线失效分析是非常重要的。图Ia和图lb，分别为位线存在短路的存储器芯片横截面结构简化示意图及其局部放大图。如图Ia和图Ib所示，存储器芯片的位线失效通常是由于位于位线4之下的位线接触窗3的顶部存在短路6引起。请同时参看图2，图2为进行失效分析的存储器芯片的俯视结构示意图，如图2所示，现有技术中，为了准确找出位线上的失效点，首先通过电测试(chip probing test)测量每两条位线之间的电压是否超过阈值，从而找出短路位线的位置。为了说明方便，假定已通过电测试确定图2中方框11内的位线41与位线42之间发生了短路。由于电测试本身的局限性，通过电测试通常只能确定哪两条位线之间发生了短路失效，却无法确定出位线上具体哪一位置发生了短路失效，因此需要通过聚焦离子束(FIB)对两条位线41、42的表面进行逐段切割，并在扫描电镜(SEM) 下进行观察和分析，直到找出失效点的所在。由于聚焦离子束(FIB)的扫描范围有限，如图 2中的方框12所示，每次只能切割出长10-20微米，宽0-10微米的观测区域供扫描电镜检查，对于毫米级长度的位线而言，要确定发生短路的具体位置，可能需要进行很多次的FIB 切割，因而通过现有技术确定存储器芯片位线上的微小短路是非常困难的，并且非常耗时， 成本很高。
发明内容
本发明要解决的技术问题是提供一种存储器芯片位线失效分析方法，以解决现有的位线失效分析方法不能快速查找出位线短路确切位置的问题。为解决上述技术问题，本发明提供一种存储器芯片位线失效分析方法，所述存储器芯片包括衬底、所述衬底之上形成的介质层、所述介质层内形成的位线接触窗和位线以及所述位线之上形成的互连金属层，包括以下步骤通过机械研磨去除存储器芯片的互连金属层和位线层的大部分；通过机械研磨去除存储器芯片的衬底的大部分；通过湿法刻蚀去除存储器芯片的残存的衬底；通过干法刻蚀去除存储器芯片位线接触窗底部的介质层的大部分，形成检测样片，对所述检测样片进行观测，确定位线失效的具体位置；其中，所述检测样片包含需进行失效分析的位线区域。可选的，还包括通过电测试确定所述需进行失效分析的位线区域的步骤。
可选的，所述干法刻蚀后保留的部分介质层的厚度为100-200nm。可选的，所述干法刻蚀采取反应离子刻蚀，刻蚀时间为8-12分钟。可选的，所述通过湿法刻蚀去除存储器芯片残存衬底的步骤包括将存储器芯片放入80°C 120°C的酸性溶液中15-25分钟，直至其残存的衬底被完全去除。可选的，采用透射电子显微镜对所述检测样片进行观测。可选的，所述存储器芯片位线失效分析方法的步骤还包括对存储器芯片的衬底进行机械研磨之前，将铜环粘在经机械研磨后的位线层上，使铜环的中心区域对应于存储器芯片上所述需进行失效分析的位线区域。可选的，所述存储器芯片位线失效分析方法的步骤还包括对存储器芯片的衬底进行机械研磨之前，将玻璃板粘于所述铜环之上，再将T型研磨夹具粘于所述玻璃板之上； 完成对存储器芯片衬底的机械研磨之后，将存储器芯片上的玻璃板及T型研磨夹具去除。可选的，所述存储器芯片位线失效分析方法的步骤还包括去除存储器芯片在所述铜环以外的部分，形成检测样片，对铜环以内的所述检测样片进行观测。本发明提供的存储器芯片位线失效分析方法采用机械研磨、湿法刻蚀及干法刻蚀相结合的方法将存储器芯片位线之上的互连金属层、衬底及位线接触窗底部介质层的大部分去除，并将位线也研磨至一薄层，从而形成充分减薄的检测样片，与现有技术中采用聚焦离子束(FIB)制作的检测样片相比，在电子显微镜下具有相同的甚至更好的观测效果。同时，由于不受FIB扫描范围的限制，采用本发明的方法制作的检测样片大小可以达到毫米级，即把整条位线都包含在检测样片中，可直接通过电子显微镜进行观测来确定其位线短路失效的具体位置，从而避免了多次切割所带来的麻烦，大大提高了工作效率，节省了成本。
图Ia和图Ib为位线存在短路的存储器芯片横截面结构简化示意图及其局部放大图；图2为进行失效分析的存储器芯片的俯视结构示意3为存储器芯片的横截面结构的简化剖视图；4h为本发明所述存储器芯片的位线失效分析方法的步骤示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。本发明所述的芯片失效分析方法可广泛应用于存储器芯片的位线失效分析，并且可以利用多种替换方式实现，下面是通过较佳的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，示意图不依一般比例局部放大，不应以此作为对本发明的限定。以下通过一种存储器芯片作为本发明方法的一种实施例来详述本发明的存储器
4芯片位线失效分析方法。请参看图3，图3为一种存储器芯片的横截面结构的简化剖视图。如图3所示，存储器芯片中的衬底1上形成有介质层2、介质层2内形成位线接触窗3和位线4，位线4之上形成互连金属层5。介质层2实现衬底1与互连金属层5之间的隔离，位线接触窗3将衬底1内的有源区与位线4连接，通过位线4实现电流电压的传输。而位线4的失效通常是由于位线接触窗3顶部出现短路6造成。为确切找出引起位线失效的位线短路确切位置，以下通过本发明方法的一种实施例，结合4h详细说明本发明的存储器芯片的位线失效分析方法。4h为本发明方法的步骤示意图。图4a-图4h各步骤中所示的芯片结构与图3所示的芯片结构相同。首先，如图如所示，通过机械研磨去除待分析芯片的互连金属层5和位线层4的大部分，只保留一部分的位线层4，形成一薄层。其次，如图4b所示将铜环7粘在经机械研磨后的位线层4上，使铜环7的中心区域对应于芯片通过电测试后确定的失效缺陷存在区域10。为了能将存在短路情况的两条位线全部包含于最终形成的检测样片中，所述铜环7的内径应当大于一条位线的长度，通常为零点几毫米的大小。作为本发明方法的一种实施例，对于芯片位线的失效分析最终采用透射电子显微镜(TEM)进行观测，粘贴的铜环7是芯片进入TEM观测时的载体，在进行TEM观测时起到对观测样品的支持作用。铜环7如图4b所示通常采用热凝胶8进行粘贴。再次，如图4d所示，通过机械研磨去除待分析芯片的衬底1的大部分，使其残余衬底1的厚度为IOum左右。为确保研磨质量，如图如所示，在进行研磨之前使用热蜡11将玻璃板8粘于铜环 7之上，再使用热蜡11将T型研磨夹具9粘于玻璃板8之上。玻璃板8在研磨过程中对芯片起保护作用，T型研磨夹具9则进一步保证芯片研磨减薄的均勻性。完成对芯片衬底1的机械研磨后，如图4e所示，将粘合玻璃板8及T型研磨夹具 9的蜡11融化，将待分析芯片上的玻璃板8及T型研磨夹具9去除。再次，如图4f所示，将待分析芯片放入热的80°C 120°C酸性溶液中约15_20分钟，利用湿法刻蚀完全去除其残存的衬底1。再次，如图4g所示，通过干法刻蚀去除待分析芯片位线接触窗3底部的介质层2， 使保留下的介质层2厚度在100-200nm间。作为一种实施例，干法刻蚀可采用反应离子刻蚀(RIE)对介质层2刻蚀约8-12分钟。至此，待分析芯片已被充分减薄，可直接通过透射电子显微镜(TEM)进行观测，确定其位线短路失效的具体位置。最后，如图4h所示，去除待分析芯片在铜环7以外的部分，则剩余的与铜环7粘贴在一起的含有缺陷部分10的待分析芯片即为制作完成的检测样片。由于检测样片中包含了完整的两条待分析的位线，因此可以直接通过透射电子显微镜(TEM)观测确定出位线短路的具体位置。采用透射电子显微镜(TEM)只是本发明方法的一种实施例，本发明方法也可采用其他电子显微镜来实现。同时，以上方法只是本发明方法针对一种存储芯片结构的一种实施例，本发明方法可广泛应用于不同存储器芯片的位线失效分析。 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种存储器芯片位线失效分析方法，所述存储器芯片包括衬底、所述衬底之上形成的介质层、所述介质层内形成的位线接触窗和位线以及所述位线之上形成的互连金属层， 包括以下步骤通过机械研磨去除存储器芯片的互连金属层和位线层的大部分；通过机械研磨去除存储器芯片的衬底的大部分；通过湿法刻蚀去除存储器芯片的残存的衬底；通过干法刻蚀去除存储器芯片位线接触窗底部的介质层的大部分，形成检测样片，对所述检测样片进行观测，确定位线失效的具体位置；其中，所述检测样片包含需进行失效分析的位线区域。
2.如权利要求1所述的存储器芯片位线失效分析方法，其特征在于，还包括通过电测试确定所述需进行失效分析的位线区域的步骤。
3.如权利要求1所述的存储器芯片位线失效分析方法，其特征在于，所述干法刻蚀后保留的部分介质层的厚度为100-200nm。
4.如权利要求3所述的存储器芯片位线失效分析方法，其特征在于，所述干法刻蚀采取反应离子刻蚀，刻蚀时间为8-12分钟。
5.如权利要求1所述的存储器芯片位线失效分析方法，其特征在于，所述通过湿法刻蚀去除存储器芯片残存衬底的步骤包括将存储器芯片放入80°C 120°C酸性溶液中 15-25分钟，直至其残存的衬底被完全去除。
6.如权利要求1所述的存储器芯片位线失效分析方法，其特征在于，采用透射电子显微镜对所述检测样片进行观测。
7.如权利要求6所述的存储器芯片位线失效分析方法，其特征在于，所述存储器芯片位线失效分析方法的步骤还包括对存储器芯片的衬底进行机械研磨之前，将铜环粘在经机械研磨后的位线层上，使铜环的中心区域对应于存储器芯片上所述需进行失效分析的位线区域。
8.如权利要求7所述的存储器芯片位线失效分析方法，其特征在于，所述存储器芯片位线失效分析方法的步骤还包括对存储器芯片的衬底进行机械研磨之前，将玻璃板粘于所述铜环之上，再将T型研磨夹具粘于所述玻璃板之上；完成对存储器芯片衬底的机械研磨之后，将存储器芯片上的玻璃板及T型研磨夹具去除。
9.如权利要求7所述的存储器芯片位线失效分析方法，其特征在于，所述存储器芯片位线失效分析方法的步骤还包括完成所述干法刻蚀后，去除存储器芯片在所述铜环以外的部分，形成检测样片，对铜环以内的所述检测样片进行观测。
全文摘要
本发明提供一种存储器芯片位线失效分析方法，包括以下步骤通过机械研磨去除待分析芯片的互连金属层和位线层的大部分；通过机械研磨去除待分析芯片的衬底的大部分；通过湿法刻蚀完全去除待分析芯片的残存的衬底；通过干法刻蚀去除待分析芯片位线接触窗底部的介质层的大部分，保留一薄层的介质层；对待分析芯片的位线接触窗的顶部进行检测，确定位线失效的具体位置。本发明方法可使待分析芯片充分减薄，可直接通过电子显微镜进行观测确定其位线短路失效的具体位置，大大提高了工作效率，节省了时间成本。
文档编号H01L21/66GK102254844SQ20101018132
公开日2011年11月23日 申请日期2010年5月21日 优先权日2010年5月21日
发明者刘海君, 赖李龙, 陈宏领, 高慧敏 申请人:中芯国际集成电路制造(上海)有限公司, 武汉新芯集成电路制造有限公司