宽频存储器测试装置及其存储器测试方法
【技术领域】
[0001]本发明涉及一种存储器测试装置及其测试方法，且特别涉及一种宽频存储器测试装置(wide I/O memory)及其存储器测试方法。
【背景技术】
[0002]随着制造的半导体芯片的程序变得愈来愈精细，在制造程序期间发生错误的机率越高。经由测试，可挑选出有缺陷的部分或有缺陷的芯片。在半导体芯片的一些存储单元有缺陷时，可藉由半导体芯片中冗余的存储单元来修复有缺陷的存储单元。传统存储器的测试方式仅能依序地对存储器测试通道进行测试，此种方式虽可检测出有缺陷的存储单元，然十分地没有效率。
【发明内容】
[0003]本发明提供一种宽频存储器测试装置及其存储器测试方法，可降低存储器的测试时间，提高存储器的测试效率。
[0004]本发明的宽频存储器测试装置，包括多个测试通道、通道信号压缩单元以及控制单元。其中上述多个测试通道耦接至存储器单元，通道信号压缩单元耦接测试通道，压缩测试通道输出的多个通道信号而产生至少一故障测试信号，并将故障测试信号输出至测试垫单元，其中通道信号压缩单元具有多个通道信号压缩模式，通道信号压缩模式分别对应不同的通道信号压缩比。此外，控制单元耦接通道信号压缩单元，依据第一压缩比控制信号控制通道信号压缩单元压缩通道信号时的通道信号压缩比。
[0005]在本发明的一实施例中，上述的控制单元更依据选择信号控制通道信号压缩单元选择输出部分的通道信号作为故障测试信号。
[0006]在本发明的一实施例中，上述的存储器单元具有多个输入输出接脚，宽频存储器测试装置更包括测试信号压缩单元，其耦接控制单元、输入输出接脚以及测试通道，压缩输入输出接脚输出的多个测试信号而产生上述多个通道信号至测试通道，其中测试信号压缩单元具有多个测试信号压缩模式，测试信号压缩模式分别对应不同的测试信号压缩比，控制单元更依据第二压缩比控制信号控制测试信号压缩单元压缩测试信号时的测试信号压缩比。
[0007]在本发明的一实施例中，上述的控制单元更依据选择信号控制测试信号压缩单元选择输出部分的测试信号至测试通道。
[0008]在本发明的一实施例中，上述的测试通道分别对应至不同的输入输出接脚。
[0009]本发明的宽频存储器测试装置的存储器测试方法，包括下列步骤。依据第一压缩比控制信号压缩耦接存储器单元的多个测试通道所输出的多个通道信号，以产生至少一故障测试信号，其中第一压缩比控制信号指示通道信号的通道信号压缩比。将至少一故障测试信号输出至测试垫单元。
[0010]在本发明的一实施例中，上述宽频存储器测试装置的存储器测试方法更包括，依据选择信号选择输出部分的通道信号作为故障测试信号。
[0011]在本发明的一实施例中，上述宽频存储器测试装置的存储器测试方法更包括，依据第二压缩比控制信号压缩存储器单元的多个输入输出接脚输出的多个测试信号，以产生通道信号至测试通道，其中第二压缩比控制信号指示测试信号的测试信号压缩比。
[0012]在本发明的一实施例中，上述宽频存储器测试装置的存储器测试方法更包括，依据选择信号选择输出部分的测试信号至测试通道。
[0013]在本发明的一实施例中，上述多个测试通道分别对应至不同的输入输出接脚。
[0014]基于上述，本发明的实施例藉由对通道信号以及测试信号至少之其一进行压缩，如此便可同时对多个通道或对多个存储器单元进行测试，此外更可透过选择变换通道信号以及测试信号的压缩比，以快速地找出有缺陷的存储区块，而达到降低存储器的测试时间，提高存储器的测试效率的目的。
[0015]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0016]图1绘示本发明一实施例的宽频存储器测试装置的示意图。
[0017]图2绘示本发明另一实施例的宽频存储器测试装置的示意图。
[0018]图3A绘示本发明一实施例的宽频存储器测试装置的存储器测试方法的流程示意图。
[0019]图3B绘示本发明另一实施例的宽频存储器测试装置的存储器测试方法的流程示意图。
[0020]图4A绘示本发明另一实施例的宽频存储器测试装置的存储器测试方法的流程示意图。
[0021]图4B绘示本发明另一实施例的宽频存储器测试装置的存储器测试方法的流程示意图。
[0022]其中，附图标记说明如下:
[0023]102:通道信号压缩单元
[0024]104:控制单元
[0025]106:存储器单元
[0026]202:测试信号压缩单元
[0027]CH1:测试通道
[0028]S1:通道信号
[0029]S2:故障测试信号
[0030]P1:测试垫单元
[0031]C1、C2:压缩比控制信号
[0032]SE 1、SE2:选择信号
[0033]T1:输入输出接脚
[0034]S3:测试信号
[0035]S302A、S302B、S304、S306、S402A、S402B、S404:宽频存储器测试装置的存储器测试方法的流程步骤
【具体实施方式】
[0036]图1绘示本发明一实施例的宽频存储器测试装置的示意图，请参照图1。宽频存储器测试装置包括多个测试通道CH1、通道信号压缩单元102以及控制单元104，多个测试通道CH1耦接于存储器单元106与通道信号压缩单元102之间，控制单元104则耦接存储器单元106与通道信号压缩单元102。其中存储器单元106可例如为存储器芯片，而宽频存储器测试装置可例如为存储器芯片的一部分亦或是设置于存储器芯片外而做为测试存储器芯片的介面。
[0037]控制单元104可发送指令与数据至存储器单元106，以对存储器单元106进行写入与读取的操作。通道信号压缩单元102可对存储器单元106透过测试通道CH1所输出的多个通道信号S1进行压缩而产生故障测试信号S2，并将故障测试信号S2输出至测试垫单元P1，以让外部的测试机台的探针(未绘示)可透过测试垫单元P1接收故障测试信号S2，进而判断输出通道信号S1的测试通道所对应的存储器区块是否有出现缺陷的情形。其中通道信号压缩单元102具有多个通道信号压缩模式，其分别对应至不同的通道信号压缩t匕。控制单元104可依据压缩比控制信号C1来控制通道信号压缩单元102压缩通道信号S1时的通道信号压缩比，其中压缩比控制信号C1可例如透过存储器芯片的接脚(未绘示)接收。
[0038]举例来说，假设宽频存储器测试装置包括八个测试通道CH1，八个测试通道CH1分别输出1位元的通道信号S1，通道信号压缩单元102可将八个测试通道CH1所分别输出的八个通道信号S1压缩为一个1位元信号(亦即1位元的故障测试信号S2)。如此一来，测试机台只需检视故障测试信号S2的逻辑电平即可得知对应此八个测试通道CH1的存储器区块是否有出现缺陷的情形。其中，只要有任何一测试通道CH1的存储器区块有缺陷的情形即会使故障测试信号S2呈现检测到缺陷的状态(例如故障测试信号S2呈现高逻辑电平的状态)，因此只需检测故障测试信号S2的状态即可判断存储器芯片的存储器区块是否有出现缺陷的情形。此外，由于测试机台检验故障测试信号S2仅需使用一个探针，因此测试机台可使用其余的探针同时对其他的存储器芯片进行测试，进而大幅地减少测试时间，提升存储器芯片的测试效率。
[0039]此外，控制单元104更可依据选择信号SE1控制通道信号压缩单元102选择输出部分的通道信号S1作为故障测试信号S2。举例来说，若使用者认为某特定4个测试通道CH1中至少有一测试通道对应的存储器区块有出现缺陷的情形，使用者可藉由选择信号SE1使控制单元104控制通道信号压缩单元102选择输出对应上述特定的4个测试通道的通道信号S1作为故障测试信号S2，如此测试机台便可依据此4个测试通道所对应的故障测试信号S2的状态来判断哪些测试通道所对应的存储器区块具有缺陷。如此藉由同时对多个测试通道进行存储器区块检测即可不需如公知技术般依序地对测试通道进行测试，而可大幅地减少测试时间，提升存储器芯片的测试效率。
[0040]图2绘示本发明一实施例的宽频存储器测试装置的示意图，请参照图2。本实施例的宽频存储器测试装置相较于图1实施例的宽频存储器测试装置更包括测试信号压缩单元202，其耦接控制单元104、存储器单元106的多个输入输出接脚T1以及多