存储器及通过测试机台对存储器进行测试的方法与流程

本发明涉及存储器技术领域，尤其涉及一种存储器及通过测试机台对存储器进行测试的方法。

背景技术：
随着半导体工艺尺寸的不断缩小，嵌入式存储器可能存在的缺陷数量及缺陷类型越来越多。嵌入式存储器的测试技术包括：直接测试、用嵌入式处理器进行测试和内建自测试技术(MemoryBuiltInSelf-Test，MBIST)。与其它两种技术相比，存储器的内建自测试技术具体很多优势，例如，可以实现可测性设计的自动化、自动实现通用存储器测试算法、可利用系统时钟进行“全速”测试以及可针对每一个存储单元提供自诊断和自修复功能等。从高测试质量、低测试成本的角度考虑，MBIST成为目前嵌入式存储器测试的主流技术。图1示出了现有的一种存储器的结构示意图。如图1所示，测试开始时，机台通过复位引脚RST向被测试芯片10发送复位信号，将逻辑控制电路11复位至初始状态。电源引脚Vcc与电源节点a相连，测试引脚VPP与检测节点b相连；测试时，机台通过所述电源引脚Vcc向所述被测试芯片10提供电源电压、通过时钟引脚TCK向被测试芯片10发送时钟信号。并且，机台按照时钟信号的频率发送输入数据，所述输入数据通过数据引脚I/O输入后由所述逻辑控制电路11解码，并对闪存12等存储电路进行测试。测试完成后，测试结果在所述逻辑控制电路11的控制下由所述数据引脚I/O返回机台。在某些具体测试项目中，机台还需要通过测试引脚VPP测量闪存12的电压、电流等数据以判断所述闪存12的性能是否良好。对于KALOSI测试机台来说，一个机台通常包括16个模组(module)，每个模组包括4个电源端和48个通道(channel)。那么，这种机台共包括16×48＝768个通道。对于存储器来说，与机台通道相连的引脚的数目决定着并行测试(ParallelTest)的芯片数量。图1所示的存储器在KALOSI测试机台上进行测试时需要占用五个通道，即电源引脚Vcc、复位引脚RST、时钟引脚TCK、数据引脚I/O和测试引脚VPP等5个引脚分别占用一个通道。另外，KALOSI测试机台的电源端通常对应连接两个通道以给两个存储器提供电源电压。这样，KALOSI测试机台的每个模组可同时测试的存储器的数量为8个，那么机台上16个模组可同时测试的存储器的数量为8×16＝128个。现有技术中，并行测试的存储器的数量少，测试效率不高。

技术实现要素：
本发明解决的是现有技术中对存储器进行并行测试时效率不高的问题。为解决上述问题，本发明提供一种存储器，包括：电源引脚、测试引脚、适于接收控制数据的数据引脚、适于提供电源电压的电源节点和适于检测存储器的性能参数的检测节点，还包括：识别单元，适于根据所述数据引脚接收的控制数据识别要执行的测试项目；切换单元，适于在所述识别单元的识别结果为执行第一测试项目时，将所述电源引脚与所述电源节点连接、将所述测试引脚与所述检测节点连接；在所述识别单元的识别结果为执行第二测试项目时，将所述测试引脚与所述电源节点连接；所述第一测试项目为读测试项目、写测试项目或者擦除测试项目，所述第二测试项目为功耗测试项目；在第一测试项目的执行过程中，所述电源引脚适于输入电源电压，所述测试引脚适于检测存储器的性能参数；在第二测试项目的执行过程中，所述测试引脚适于输入电源电压。可选的，所述切换单元包括：二选一多路选择器，包括适于接收所述识别结果的第一控制端，分别与电源引脚、测试引脚连接的第一输入端和第二输入端，以及与电源节点连接的第一输出端；开关元件，包括适于接收所述识别结果的第二控制端，与测试引脚连接的第三输入端，以及与检测节点连接的第二输出端。可选的，所述数据引脚还适于接收测试数据和发送测试结果。可选的，所述存储器还包括：适于接收时钟信号的时钟引脚、适于接收复位信号的复位引脚和接地引脚。为解决上述问题，本发明还提供一种通过测试机台对存储器进行测试的方法，所述存储器为上述存储器，所述测试机台包括电源端和若干测试通道，所述电源端适于为预定数量的存储器提供电源电压，所述方法包括：在执行测试项目前，通过与所述存储器的数据引脚连接的测试通道发送控制数据；在第一测试项目的执行过程中，由所述电源端向与所述存储器的电源引脚连接的测试通道提供电源电压，通过与所述存储器的测试引脚连接的测试通道输出检测到的存储器的性能参数；在第二测试项目的执行过程中，通过与所述存储器的测试引脚连接的测试通道向所述存储器的测试引脚输入电源电压。可选的，所述通过测试机台对存储器进行测试的方法还包括：在测试项目的执行过程中，通过与所述存储器的数据引脚连接的测试通道发送测试数据。可选的，所述通过测试机台对存储器进行测试的方法还包括：在执行完测试项目后，通过与所述存储器的数据引脚连接的测试通道接收所述存储器的数据引脚发送的测试结果。可选的，所述存储器还包括复位引脚；所述通过测试机台对存储器进行测试的方法还包括：在执行测试项目前，通过与所述存储器的复位引脚连接的测试通道发送复位信号以执行对所述存储器的测试初始化。与现有技术相比，本发明的技术方案具有以下优点：本发明技术方案的存储器中包括切换单元，所述切换单元在执行第二测试项目时将测试引脚与电源节点相连，由所述测试引脚输入电源电压。换句话说，在第二测试项目的执行过程中，由所述检测引脚替代电源引脚来输入电源电压，这样在第二测试项目的执行过程中，可以节省与测试引脚相连的测试通道，从而扩大了并行测试时存储器的数量，进而提高了并行测试的效率。另外，本发明技术方案只需要增加所述切换单元即可实现测试引脚与电源节点的连接，并且所述切换单元的实现方式简单，因此，本发明存储器的结构简单，提高了存储器的集成性。附图说明图1是现有的一种存储器的结构示意图；图2是本发明存储器的一实施例的结构示意图；图3是图2中切换单元的一种实现方式的结构示意图；图4是本发明通过测试机台对存储器进行测试的方法的实施例一的流程示意图；图5是本发明通过测试机台对存储器进行测试的方法的实施例二的流程示意图。具体实施方式正如背景技术中所述的，现有技术中通过KALOSI测试机台对图1所示存储器进行测试时，能够并行测试的数量通常为128片，这导致了测试时的效率不高。具体地，通过KALOSI测试机台对存储器进行测试的测试项目包括读测试项目、写测试项目、擦除测试项目以及功耗测试项目等。发明人对这些测试项目进行了仔细研究和分析后发现：在功耗测试项目中，存储器的测试引脚VPP处于空闲状态，不需要测量存储器件如闪存的电压、电流等性能参数。但是现有技术中，该测试引脚VPP还是需要占用一个测试机台上的测试通道，从而限制了并行测试时的数量，使得测试的效率较低。基于上述研究，为解决现有技术中测试效率不高的问题，本发明提供了一种存储器，包括切换单元和识别单元，所述切换单元在识别单元的识别结果为执行第二测试项目时将测试引脚连接至电源节点，由所述测试引脚替代电源引脚提供电源电压。这样，在执行第二测试项目时就可以节省出一个测试通道，因此可以扩大并行测试的存储器的数量，从而提高测试效率。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。图2示出了本发明存储器的一种实施例的结构示意图。参考图2，所述存储器100可以包括：电源引脚Vcc、测试引脚VPP、适于接收控制数据的数据引脚I/O、适于提供电源电压的电源节点a和适于检测存储器的性能参数的检测节点b、逻辑控制电路130和闪存140。所述存储器100还包括：识别单元110，适于根据所述数据引脚I/O接收的控制数据识别要执行的测试项目；切换单元120，适于在所述识别单元110的识别结果CTL为执行第一测试项目时，将所述电源引脚Vcc与所述电源节点a连接、将所述测试引脚VPP与所述检测节点b连接；在所述识别单元110的识别结果CTL为执行第二测试项目时，将所述测试引脚VPP与所述电源节点a连接。所述第一测试项目为读测试项目、写测试项目或者擦除测试项目，所述第二测试项目为功耗测试项目。具体地，在第一测试项目的执行过程中，所述电源引脚Vcc适于输入电源电压，所述测试引脚VPP适于检测存储器100的性能参数；所述存储器100的性能参数包括：电压、电流等参数。在第二测试项目的执行过程中，所述测试引脚VPP适于输入电源电压。需要说明的是，在具体应用中，所述数据引脚I/O还适于在执行相应的测试项目过程中接收测试数据，以及在执行完相应的测试项目后输出测试结果。参考图2，所述逻辑控制电路130还与所述数据引脚I/O相连，在执行完相应的测试项目后，测试结果在所述逻辑控制电路130的控制下由所述数据引脚I/O进行输出。继续参考图2，所述存储器100还包括：适于接收时钟信号的时钟引脚TCK、适于接收复位信号的复位引脚RST和接地引脚GND。所述时钟引脚TCK、复位引脚RST和接地引脚GND与现有的存储器的对应引脚相类似，在此不再赘述。另外，所述识别单元110可以集成在所述逻辑控制电路130中，本发明对此不做限制。图3为图2中所述切换单元的一种实现方式的结构示意图。参考图3，所述切换单元120可以包括：二选一多路选择器121和开关元件122。所述二选一多路选择器121包括：第一控制端CTL1、第一输入端IN1、第二输入端IN2和第一输出端OUT1。所述第一控制端CTL1连接所述识别单元，适于接收所述识别结果CTL；所述第一输入端IN1连接所述电源引脚Vcc；所述第二输入端IN2连接所述测试引脚VPP；所述第一输出端OUT1连接所述电源节点a。所述开关元件122包括：第二控制端CTL2、第三输入端IN3和第二输出端OUT2。所述第二控制端CTL2连接所述识别单元，适于接收所述识别结果CTL；所述第三输入端IN3连接所述测试引脚VPP；所述第二输出端OUT2连接所述检测节点b。需要说明的是，所述二选一多路选择器121可以采用现有的多路选择器来实现；并且，所述开关元件122可以为MOS管、三极管或者其他开关器件，本发明对此不做限制。具体地，当所述二选一多路选择器121通过第一控制端CTL1接收到所述识别单元110发送的识别结果为执行第一测试项目时，所述二选一多路选择器121将第一输入端IN1与所述第一输出端OUT1相连，从而实现了所述电源引脚Vcc与所述电源节点a的连接。相应的，当所述识别单元110的识别结果为执行第一测试项目时，所述开关元件122的第二控制端CTL2接收所述识别结果并将所述第三输入端IN3与所述第二输出端OUT2相连，从而实现了所述测试引脚VPP与所述检测节点b之间的连接。也就是说，在所述第一测试项目的执行过程中，所述电源引脚Vcc作为电源电压进行输入，所述测试引脚用于检测存储器100的性能参数，如电压或电流等。当所述识别单元110发送的识别结果为执行第二测试项目时：所述二选一多路选择器121将所述第二输入端IN2与所述第一输出端OUT1相连，即所述测试引脚VPP与所述电源节点a的连接；所述开关元件122断开所述第三输入端IN3与所述第二输出端OUT2的连接，即断开了所述测试引脚VPP与所述检测节点b的连接。换句话说，在第二测试项目的执行过程中，由所述测试引脚VPP提供电源电压。由上述分析可知：在执行第二测试项目时，由所述测试引脚VPP替代了电源引脚Vcc来提供电源电压，这样在第二测试项目的执行过程中，就节省一个引脚的连接，具体到测试机台上，即节省了一个测试通道，从而增加了并行测试的数量，缩短了执行第二测试项目的时间，因此提高了测试的效率。进一步地，由于执行第二测试项目时，需要对外连接的存储器的引脚有所减少，因此也减少了由于操作不当而导致的存储器的损坏机率，进而提高了存储器的可靠性。另外，本发明存储器中的切换单元，其结构简单，易于实现，从而降低了存储器的成本，同时也提高了其集成性。相应地，本发明还提供了一种通过测试机台对存储器进行测试的方法。所述存储器为图2所示的存储器，所述测试机台包括电源端和若干测试通道，所述电源端适于为预定数量的存储器提供电源电压。图4示出了本发明通过测试机台对存储器进行测试的方法的实施例一的流程示意图。参考图2和图4，所述方法包括：首先，在执行测试项目前，通过与所述存储器100的数据引脚I/O连接的测试通道执行步骤S1：发送控制数据；然后，所述识别单元110对所述控制数据进行判定，即执行步骤S2：判定测试项目。具体地，当所述识别单元110的识别结果为执行第一测试项目时，执行步骤S3：由所述电源端向与所述存储器100的电源引脚Vcc连接的测试通道提供电源电压，通过与所述存储器100的测试引脚VPP连接的测试通道输出检测到的存储器100的性能参数；当所述识别单元110的识别结果为执行第二测试项目时，执行步骤S4：通过与所述存储器100的测试引脚VPP连接的测试通道向所述存储器100的测试引脚VPP输入电源电压。在本实施例中，所述第二测试项目为功耗测试；所述第一测试项目为与功耗测试无关的测试，如对存储器100的读测试项目、写测试项目或擦除测试项目。图4所示的测试方法中，在执行第二测试项目过程中，通过与所述存储器100的测试引脚VPP连接的测试通道向所述存储器100的测试引脚VPP输入电源电压。也就是说，在执行第二测试项目时，由所述测试引脚VPP替代所述电源引脚Vcc提供电源电压。这样，在第二测试项目执行过程中，可节省一个测试通道。以KALOSI测试机台为例，这种类型的机台上共包含768个测试通道，在图4所示的测试方法中，在执行第二测试项目过程中，每个存储器只需要占用四个测试通道(测试引脚VPP、复位引脚RST、数据引脚I/O以及时钟引脚TCK各占用一个测试通道)。这样，一个测试机台可并行测试的存储器的数量为768/4＝192个，比现有技术中的128个多了64个，从而提高了测试的效率。图5示出了本发明通过测试机台对存储器进行测试的方法的实施例二的流程示意图。参考图5，与实施例一所示的方法的区别在于：所述方法还可以包括：在第一测试项目或者第二测试项目的执行过程中，通过与所述存储器100的数据引脚I/O连接的测试通道执行步骤S5：发送测试数据。在执行完第一测试项目或第二测试项目后，通过与所述存储器100的数据引脚I/O连接的测试通道执行步骤S6：接收所述存储器100的数据引脚I/O发送的测试结果。需要说明的是，在其他实施例中，所述存储器100还包括复位引脚RST；所述通过测试机台对存储器进行测试的方法还可以包括：在执行测试项目前，通过与所述存储器100的复位引脚RST连接的测试通道发送复位信号以执行对所述存储器100的测试初始化。具体到实际应用中，对存储器进行各种测试的过程可分别独立进行，例如可以首先执行读测试项目的测试。具体地，将存储器的各个引脚均对应连接测试机台上的一个测试通道，然后执行读测试项目，待读测试项目执行完成后，接收读测试项目的测试结果；对该测试结果进行分析后确定未通过读测试的存储器。其次，可以不改变存储器与测试机台的连接关系，接着执行写测试项目，待所述写测试项目执行完毕后接收对应于写测试项目的测试结果。同样地，需要对该测试结果进行分析以确定未通过写测试的存储器。然后，可以紧接着执行擦除测试项目，此测试过程与读测试项目、写测试项目过程相类似，在此不再赘述。最后，将存储器的测试引脚、复位引脚、时钟引脚以及数据引脚分别与测试机台上的一个测试通道对应连接，所述存储器的电源引脚悬空不与测试通道进行连接；连接完成后，执行功耗测试项目，后续测试过程与前述的读测试项目、写测试项目以及擦除测试项目相类似，在此不再赘述。需要说明的是，上述关于各种测试项目的执行顺序仅为举例说明，本发明对此不做限制。由于在功耗测试项目过程中，存储器的电源引脚不再占用测试通道，因此一台测试机台上可以进行并行测试的存储器的数量有了很大提高，从而缩短了功耗测试项目的测试时间，因而也缩短了整体测试项目的周期。虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。