本发明涉及一种驱动电路，特别涉及一种利用电压差匹配等效电阻的m-phy驱动电路。
背景技术：
m-phy是mipi定义的一种高速通讯的物理层接口电路规范，随着智能终端设备的迅速发展，高速传输接口的需求愈加迫切。m-phy以其高速、低功耗的特点，正成为主流智能终端设备的物理层标准接口。低功耗的driver部分是m-phy电路的核心技术之一，传统的驱动driver一般利用pmnos管和nmos管中串接电阻实现，但这种方法功耗较大。而基于双nmos管的driver电路可有效地降低功耗。然而现有技术都没有很好的解决均衡模式下，上下nmos管的vgs动态变化引起的电阻失配问题，而电阻失配会引起共模电压的不稳定。共模电压抖动除了增加误码率外，还会向空间辐射电磁波，影响移动设备中的射频信号，所以开发具有动态电阻失配调整功能的driver电路显得尤为重要。
技术实现要素：
针对以上缺陷，本发明目的在于如何实现在均衡模式下，动态调整上下nmos端的电阻值使其匹配，从而实现共模电压的稳定。
为了解决以上问题本发明提出了一种利用电压差匹配等效电阻的m-phy驱动电路，其特征在于包括m个前驱动电路和n个后驱动电路，所述后驱动电路由均衡模块构成,所述均衡模块由4个阻值相同的均衡nmos管组成；所述前驱动电路包括两组驱动电路组，每组驱动电路组包括2个驱动nmos管和2个驱动pmos管，新增加一个匹配pmos管，所述匹配pmos管的栅端接地，源端和漏端分别接同一个数据信号的两个差分信号线上，利用匹配pmos管工作时产生的vds电压差来解决开启电压不同的问题。
所述的利用电压差匹配等效电阻的m-phy驱动电路，其特征在于所述后驱动电路由均衡nmos管mc1、mc2、mc3和mc4构成，mc1和mc2的漏端与驱动供电drv_avdd相连接，mc1的源端与mc2的漏端相连，mc3的源端与mc4的漏端相连，mc2和mc4的源端接地，mc1的栅端接数据信号txp_pre_1，mc4的栅端接数据信号txp_pre_2，mc3的栅端接数据信号txn_pre_1，mc2的栅端接数据信号txn_pre_2；前驱动电路由ma1、mb1、ma2、mb2、ma3、mb3、ma4、mb4、ma5和mb5构成，ma1、ma3的源端接电源，ma2、ma4的源端接地；ma1漏端和ma2的漏端相连，ma3漏端与ma5源端相连txp_pre_1，ma5漏端和ma4漏端相连txp_pre_2；ma5的栅端接地，ma3和ma4的栅端接ma1和ma2的漏端相连，ma1和ma2的栅端接信号data_m；mb1、mb3的源端接电源，mb2、mb4的源端接地；mb1漏端和mb2的漏端相连，mb3漏端与mb5源端相连txn_pre_1，mb5漏端和mb4漏端相连txn_pre_2；mb5的栅端接地，mb3和mb4的栅端接mb1和mb2的漏端相连，mb1和mb2的栅端接信号data_n。
本发明的电路通过增加一个简单的pmos管，平衡后驱动电路传播信号时上拉下拉管的等效电阻，将差分信号的交叉点一直在共模点平上；无需增加额外的复杂电路模块，具有面积小、功耗低、结构简单的特点，可实现共模电平稳定在电源中间。
附图说明
图1是低电压差分信号驱动电路框图；
图2是利用电压差匹配等效电阻的m-phy驱动电路。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是低电压差分信号驱动电路框图，m-phy驱动电路，包括m个前驱动电路和n个后驱动电路，将主数据信号连接前驱动电路的端口，再连接到后驱动电路的输入端口。将主数据驱动模块差分数据端口din+和din-与均衡模块的差分数据端口m1和m0分别相连接，本发明的特点是为了实现共模电平稳定在电源中间，在前驱动电路中增加一个pmos管，利用vds电压差，匹配nmos管的栅端分别与均衡器控制信号相连。
一种利用电压差匹配等效电阻的m-phy驱动电路，包括主数据驱动模块和均衡模块，所述均衡模块采用4个阻值相同的均衡nmos管结构的电路构成，前驱动电路中增加了一个pmos管，利用管子vds电压差来解决开启电压。
图2是利用电压差匹配等效电阻的m-phy驱动电路，后驱动电路由均衡nmos管mc1、mc2、mc3和mc4构成，mc1和mc2的漏端与驱动供电drv_avdd相连接，mc1的源端与mc2的漏端相连，mc3的源端与mc4的漏端相连，mc2和mc4的源端接地，mc1的栅端接数据信号txp_pre_1，mc4的栅端接数据信号txp_pre_2，mc3的栅端接数据信号txn_pre_1，mc2的栅端接数据信号txn_pre_2。
前驱动电路由ma1、mb1、ma2、mb2、ma3、mb3、ma4、mb4、ma5和mb5构成，ma1、ma3的源端接电源，ma2、ma4的源端接地。ma1漏端和ma2的漏端相连，ma3漏端与ma5源端相连txp_pre_1，ma5漏端和ma4漏端相连txp_pre_2。ma5的栅端接地，ma3和ma4的栅端接ma1和ma2的漏端相连，ma1和ma2的栅端接信号data_m。mb1、mb3的源端接电源，mb2、mb4的源端接地。mb1漏端和mb2的漏端相连，mb3漏端与mb5源端相连txn_pre_1，mb5漏端和mb4漏端相连txn_pre_2。mb5的栅端接地，mb3和mb4的栅端接mb1和mb2的漏端相连，mb1和mb2的栅端接信号data_n。
drv_avdd＝0.4v，当data_m＝1(高电平)，data_n＝0(低电平)时，ma3、ma5的栅端为0，ma4关闭，ma3开启，由于ma5栅端接地，所以ma5上也有电流流过。此时，mb3、mb4栅端为1，mb3关闭，mb4开启，此时mb5上也有电流流过。此发明的重点就是流过ma5和mb5的电流时产生在ma5/mb5上的vds电压差。ma3开启，则vtxp_pre_1＝1，由于ma5也开启，而ma4关闭，所以vtxp_pre_2＝vtxp_pre_1＝1。而反过来，mb4接地，所以vtxn_pre_2＝0，而mb5上有电流流过，所以在mb5上有一个电压差vdsmb5，所以此时vtxn_pre_1-vtxn_pre_2＝vdsmb5。
在传到后驱动电路时，vtxp_pre_2＝vtxp_pre_1＝1，mc1和mc4同时开启；vtxn_pre_1-vtxn_pre_2＝vdsmb5，mc3和mc2同时关断。如果没有添加这个pmos管，mc3会由于vgs比mc2的vgs更快的降为0，所以mc3的管子会较于mc2更早的关闭，由于mc2的分流，导致流过mc4上的电流要大于mc1上的电流，改变了共模点的点位。而增加后，就会平衡mc3、mc2的关闭时间，使mc1、mc4上的电流趋于一致，稳定了共模点，也就是改变了nmos管子的动态等效电阻。
以上所揭露的仅为本发明一种实施例而已，当然不能以此来限定本之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于本发明所涵盖的范围。