专利名称：小型计算机磁芯存储器代换卡的制作方法
技术领域：
本实用新型涉及小型计算机主机存储系统。
我国80年代初引进的300MW、600MW大型火力发电机组中，有几套其汽轮机控制系统DEH－Ⅱ或发电厂生产监视系统DAS的核心部分是美国西屋公司(WESTINGHOUSE)生产的W2500小型计算机，其内存采用磁芯存储器卡数块。由于运行多年，磁芯存储器相继损坏，对于其中磁芯存储体部分损坏故障无法修复。由于该机型早已停产，该卡很难再购买到且要价奇高。该机软、硬件技术成熟，运行稳定。仅因此更换全套价值昂贵的DEH系统或DAS系统是不可取的。采用半导体存储器进行代换乃是上策。而且在其他行业，其他地方，也还有不少W2500计算机仍在运行。这个代换工作意义是很大的。
本实用新型的目的就是提供一种小型计算机磁芯存储器代换卡，插入于原磁芯存储器卡所插的插槽中，使之基本功能完全相当于原磁芯存储器卡。不仅如此，本代换卡可将单卡容量加倍至64K字，使之一块顶原两块磁芯存储器卡，这就使主机用卡数减半；本代换卡具有的卡上程序自动装载功能，在重装程序时，只需拨动一个开关，1秒钟内即自动安装完毕，即可启动，简便快捷，不再需用光电纸带输入机或磁带机，省却了落后的外部输入设备，也大大提高了整机的可靠性，大大延长了该机使用寿命。
本实用新型是由SRAM和EPROM存储电路B2、地址通道B1、数据通道B3、读写控制电路B4、程序装载电路B5、电源监控电路B6等组成。插于原磁芯存储器的卡位上后，可进行1.作为主机内存在线工作。2.掉电程序保持。3.离线程序装载。通过开关选择使本卡处于运行状态时，开机上电后，地址信号MA0～MA15通过总线驱动器送到SRAM存储电路的地址端A0～A15。控制信号 、 、A15、RSWT、WSWT、XDRIVE、INHGATE等加到读写控制电路上产生SRAM芯片的片选信号 、读信号 、写信号 。读出阶段，在 信号的作用下，SRAM中读出的数据从其D口送出，经反相器反相后送到底盘上成为 ～ 信号。写入阶段，要写入的数据信号DO0～DO16经数据锁存器送到SRAM的D口上，在WE信号的作用下，写入SRAM中。若因故停电关机，则卡上电池向SRAM芯片和控制其 、 、 端的芯片74HC05及相关电阻供电，使SRAM处于休眠状态且不能读写。使其内程序不丢失，不被改写。再上电SRAM芯片退出休眠状态正常工作，即可启动主机，程序不用重装。若需要重装程序，则将开关打在装载这一边。则SRAM芯片各端状态不再与底盘上的信号有关。多谐振荡器起振，产生的方波信号送往计数器形成EPROM读出SRAM写入信号和16位地址信号，于是一个地址一个字的数据一一由EPROM中读出写入SRAM中，直至全部完成。
本实用新型的读写控制电路采用了二片可编程芯片，大大简化了电路接线，减少了使用芯片的数量。本实用新型设有电源监控电路，以保证SRAM芯片及相关芯片可靠正确地工作。本实用新型设置了二组跳线，一组跳线用以适应单卡容量的不同(64K卡或32K卡)和插入卡位的不同(低32K卡位，高32K卡位)。一组跳线用以与EPROM编程器的配合使用及沟通EPROM与SRAM在装载程序时一读一写的关系，本实用新型设置了状态控制开关，以便根据需要方便地改变卡的工作状态。设置的5个指示灯可以醒目地告知卡的工作状态。本实用新型的EPROM芯片选用CMOS的，SRAM芯片选用有低功耗保持功能的，单片容量视单卡容量需求可以选择。本实用新型结构制作成双板，不必改动主机底盘的接线，完全可以像使用原磁芯存储器卡那样使用，且可与磁芯存储器卡混用，现场代换易于进行，且由于插入插槽中的插头数由6个减少为4个，也使插拔阻力大为减少，便于操作。
本实用新型的实施例结合附图作详细说明。
附
图1是本实用新型的电路原理框图。
附图2是本实用新型SRAM和EPROM存储电路图。
附图3是本实用新型数据通道和一部分地址通道电路图。
附图4是本实用新型读写控制电路图。
附图5是本实用新型程序装载电路和另一部分地址通道电路图。
附图6是本实用新型电源监控电路图。
需说明的是，对图中一些所标信号名称作了如下简化MEMA0～MEMA5→MA0～MA15 ～ → ～ MEMDO0～MEMDO16→DO0～DO16INHGATE→INHH本实用新型是由SRAM和EPROM存储电路B2、地址通道B1、数据通道B3、读写控制电路B4、程序装载电路B5、电源监控电路B6等组成。现将各部分电路结构和作用说明如下。
参见附图2所示，SRAM和EPROM存储器电路是由SRAM芯片U1、U2、U3(型号均为HM62256)和EPROM芯片U16、U17、U18(型号均为27C512)构成，其中U1、U2、U3、U16、U17、U18的地址线A0～A15一一对应连接，且作为地址总线A0～A15；U1、U16的数据线D0～D7一一对应连接，且作为数据总线的低八位D0～D7，U2、U17的数据线D0～D7一一对应连接，且作为数据总线的高八位D8～D15，U3的D0端接U18的D0端，且作为数据总线的D16；这样存储器电路就可读写字长是17位的数据。U1、U2、U3的 端(22端)、 端(27端)、 端(20端)分别对应连接，且将 端与反门U10A的2端连接， 端与反门U10B的4端连接， 端与反门U10C的6端连接。U16、U17、U18的的 端(20端)、 端(22端)分别对应连接，且将 端与反门U10E的10端(CE)连接， 端与反门U10D的8端(OE2)连接。
参见附图3所示，数据通道是由锁存器U4、U5、U6(型号均为74LS373)、与非门U11、U12、U13、U14、U15A(型号均为74LS03)构成，其中U4的D0～D7端对应接来自底盘的DO0～DO7信号端，U4的Q0～Q7端分别对应接数据总线的D0～D7；U5的D0～D7端对应接来自底盘的DO8～DO15信号端，U5的Q0～Q7端分别对应接数据总线的D8～D15端；U6的D0端接来自底盘的DO16信号端，U6的Q0端接数据总线的D16；U4、U5、U6的 端(1端)、ALE端(11端)分别对应连接。且将 端与U7A的3端连接，ALE端与U7B的6端连接。数据总线的D0～D3端分别对应接U11的A1、A2、A3、A4端，数据总线的D4～D7端分别对应接U12的A1、A2、A3、A4端，数据总线的D8～D11端分别对应接U13的A1、A2、A3、A4端，数据总线的D12～D15端分别对应接U14的A1、A2、A3、A4端，数据总线的D16接U15A的1端。U11和U12的B1、B2、B3、B4端均接与门U7C的8端，U13、U14的B1、B2、B3、B4端和U15A的2端均接与门U7D的11端；U11的Y1～Y4端分别对应接底盘的 ～ 信号端，U12的Y1～Y4端分别对应接底盘的 ～ 信号端，U13的Y1～Y4端分别对应接底盘的 ～ 信号端，U14的Y1～Y4端分别对应接底盘的 ～ 信号端，U15A的3端接底盘的 信号端。这样，从SRAM芯片U1、U2、U3和EPROM芯片U16、U17、U18中读出的数据从其各自的D0～D7端输出经数据总线D0～D16、与非门U11～U14、U15A后送到底盘上成为 ～ 信号；而来自底盘的数据DO0～DO16经过锁存器U4、U5、U6后送到SRAM芯片U1、U2、U3的各自D0～D7端，以便写入。
参见附图3和附图5所示，地址通道是由总线驱动器U19、U20、U21、U22(型号均为74LS245)构成，其中U21的B0～B7端分别对应接底盘的MA0～MA7信号端，U22的B0～B7端分别对应接底盘的MA8～MA15信号端；U21的A0～A7端分别对应与U19的A0～A7端连接，且作为地址总线的A0～A7；U22的A0～A7端分别对应与U20的A0～A7端连接，且作为地址总线的A8～A15。U19、U20、U21、U22的DIR端(1端)均接地，这使数据只能在片内从B端向A端传送。U19、U20的 端(19端)均接反门U27D的11端，U21、U22的 端(19端)均接反门U27A的3端。U19的B0～B3端分别对应接计数器U23A的Q0～Q3，U19的B4～B7端分别对应接计数器U23B的Q0～Q3。U20的B0～B3端分别对应接计数器U24A的Q0～Q3，U20的B4～B7端分别对应接计数器U24B的Q0～Q3。当本卡处于运行状态时，来自底盘的地址信号MA0～MA15通过U21、U22送到存储电路的地址端以便选中该地址的存储单元，当本卡处于装载状态时，由计数器U23、U24产生的16位地址信号通过U19、U20送到存储电路的地址端以便选中该地址的存储单元读写。
参见附图4所示，读写控制电路是由可编程芯片U8、U9(型号均为82S123)、逻辑门U7(型号为74S08)、反门U10A、U10B、U10C(型号均为74HC05)、与非门U15B、U15C(型号均为74S03)、电阻R1～R7、发光管LED1、LED2、跳线PIN1构成，其中跳线PIN1的1端接U15B的6端，PIN的2端接地址总线的A15，PIN的3端接U15B的4、5两端，PIN的4端接地。当本卡作为容量为64K字的卡时，PIN的3～4端接通；当本卡作为容量为32K字的卡时，若插于低32K卡位时，则PIN1的2～3接通；若插于高32K卡位时，则PIN1的1～2、3～4分别接通。U15B的6端分别接U9的A0端和经电阻R5接Vcc。U15C的10端与U28C的13端相连接，U15C的9端与U28B的c。U9的A1端接底盘上的端分别接U9的A3端和经电阻R4接Vcc。U9的A1端接底盘上的 信号端，U9的A2端接底盘上的 信号端，U9的A4端接U27A的3端(信号LOAD)，U9的Q1端接U10C的5端，U9的Q2端经电阻R3和反接的发光管LED2后接Vcc，U9的Q3端接U8的A3端，U9的Q4端经电阻R7和反接的发光管LED1后接Vcc。U10C的6端分别接 和经电阻R6接＋5V。这里当电源正常时，U9的4端变低，LED1亮，指示电源正常，当本卡处于运行状态，且选中本卡变高，U10的6端变低，使U1、U2、U3全被使能，可以进行读写操作；同时U9的Q3端变高，使U8可以给出读写控制信号。U8的10端接底盘RSWT信号端，U8的11端接底盘WSWT信号端，U8的12端接底盘INH信号端，U8的14端接U27A的3端(信号LOAD)，U8的1端接U7C的9端和U7D的12端，U8的2端接U7A的1、2端，U8的3端接U7B的5端，U8的4端接U10A的1端，底盘上的XDRIVE信号端分别接U7B的4端、U7C的10端、U7D的13端。U7B的6端接L1和U10B的3端。U10B的4端接 和经电阻R2接＋5V，U10A的2端接 和经电阻R1接＋5V。在读出阶段，首先U8的1端、4端同时变高，4端变高使U10的1端变高，2端变低，这使U1、U2、U3的 端变低，读出地址选中单元中的数据送到数据端口成为D0～D16信号，分别加到U11、U12、U13、U14的A1(1)、A2(4)、A3(9)、A4(12)端和U15的1端。XDRIVE信号变高后使U7的8、11端变高，放开封锁，则D0～D16信号通过U11、U12、U13、U14、U15A反相送出成为 信号送到底盘上，在写入阶段，首先U8的2端变低，使U7的1、2端变低，3端也变低，使U4、U5、U6的1端( 端)都变低，使芯片能使。同时U8的3端变高。当XDRIVE变高时，U7的6端变高，使U4、U5、U6的11端变高，使底盘上的DO0～DO16信号通过U4、U5、U6加到U1、U2、U3的数据端口，同时U7的6端变高，使U10的3端变高，4端变低，使U1、U2、U3的 端变低，于是加在其数据端口上的数据写入芯片中地址选中的单元。需补充说明的是，只有在加于U8、U9的14端的信号LOAD为低时，U8、U9才会有以上控制输出，否则(LOAD为高)将使U1、U2、U3的 为高， 为低；U4、U5、U6的 端高，ALE端低；U11、U12、U13、U14的B1(2)、B2(6)、B3(10)、B4(13)端和U15的2端全为低，使U1、U2、U3与底盘的信号全部脱离关系，只受程序装载部分的控制。
参见附图5所示，程序装载电路是由反门U10D、U10E(型号为74HC05)、计数器U23、U24、U25(型号为74LS393)、与非门U26、U27(型号为74LS00)、电阻R8～R15、电容C1、发光管LED3、LED4、开关S1、跳线PIN2、晶振CRY构成，其中开关S1的触点“0”接地，触点“1”分别接U27A的2端和经电阻R8接Vcc，触点“2”分别接U27D的12端和经电阻R8接Vcc。U27A的1端分别接U27D的11端、U23～U25的12端、U23～U25的2端和经电阻R10接Vcc。U27D的13端分别接U27A的3端(信号LOAD)、U27B的4端、U26B的5端、U10E的11端和经电阻R11接Vcc。Vcc经顺接发光管LED4、R13后分别接U27B的6端和U26C的10端。U27B的5端接U25B的11端，U25B的13端接U24B的8端，U24B的13端接U24A的6端，U24A的1端接U23B的8端，U23B的13端接U23A的6端，U23A的1端接U26D的11端。U26B的4端分别经电阻R12接U26A的1、2两端和经电容C1、晶振CRY后接U26A的3端，U26A的1、2两端分别再接U26B的6端和U26C的9端，U26C的8端接U25A的1端。U25A的6端分别接U10D的9端和U27C的9、10两端，U27C的8端分别接U26D的12、13两端和经电阻R15、反接发光管LED3后接Vcc。U10E的10端分别接CE线和经电阻R15接＋5V。跳线PIN2的3端接U10D的8端(OE2线)，跳线PIN2的2端接U1、U2、U3的 端，跳线PIN2的4端接U1、U2、U3的 端。当开关S1打在触点“2”的位置，是在线运行状态。此时U27的11端输出高，3端输出低。U27的3端输出低，使U21、U22的19端( 端)为低。这使底盘上的地址信号MA0～MA15通过U21、U22送到U1、U2、U3的地址端；同时U27的4端低，U26的5端低。这使多谐振荡器不能振荡；同时U10的11端为低。U27的11端输出高，使U19、U20不使能，使计数器U23、U24、U25全部处于清零状态。若开关S1打在触点“1”的位置，是程序装载状态。此时U27的11端输出低，3端输出高。U27的11端输出低，使U19、U20可将计数器产生的地址信号送到U1、U2、U3的地址端；使U23、U24、U25脱离清零状态开始计数。U27的3端输出高，使U21、U22禁止将底盘的地址信号送入U1、U2、U3的地址端；同时U27的4端变高，U26的5端变高，多谐振荡器开始振荡；使U10的11端变高。当开关S1打在程序装载位置(即触点“1”位置)时，U27的3端变高使U10的11端变高，10端变低，使U16、U17、U18的 端变低而使能，可以读出。同时U26的5端变高，由U26B、U26A、U26C和电阻R12、晶振CRY、电容C1构成的多谐振荡器开始振荡。振荡信号从U26的8端输出成为方波送到U25的1端(CLK端)。U25的1端每接收一个下跳变就计数1。当计数8个下跳变时，U25的6端(Q3端)变高，使U10的9端变高，8端变低，这使U16、U17、U18的22端( 端)变低，地址选中的单元的数据即读出到数据端口。由于装载时，U27的3端的高信号(LOAD)还加在U8、U9的14端，这就使U9的1端输出高，使U10的5端高6端低而使U1、U2、U3的 信号变低而使能。卡上跳线PIN2一般情况下3～4相连，故此时U1、U2、U3的 也变低，于是EPROM的数据端口上的数据写入SRAM同一地址的单元内。当U25的6端变高时，也使U27的9、10端变高，8端变低，于是LED3发光管亮指示正在装载，同时使U26的12、13端变低，11端变高，送到U23的1端(CLK端)。当U25的1端接收16个下跳变时，其6端变低，这使U10的9端低，8端高，使U16、U17、U18的 端变高，退出读出状态；也使U1、U2、U3的 端变高，锁存写入的数据退出写入状态。U25的6端变低，经过U27C、U26D两级反相延迟几十纳秒后，下跳变加到U23的1端，使由U23、U24级联组成的16位二进制计数器产生下一个计数值即下一个地址，再重复以上过程，就可将EPROM中的程序一一装入SRAM中，当全部装入后，U23的1端再接收一个下跳变，则U24的8端产生一个下跳变送到U25的13端，使其计数加1，使11端(Q0)变高，于是U27的6端变低，送到U26的10端，封锁了振荡器的输出信号，使该状态不变，同时LED4发光管亮，指示装载完毕，整个装载时间控制在1秒钟内完成。
参见附图6所示电源监控电路是由上电延迟电路、掉电保护电路、电源转换电路和电池支持电路及电池电压监视电路构成。其中由U28D(U28是采用四比较器LM339)、二极管D2、电阻R30～R32、R19、电容C2、稳压管DW组成的上电延迟电路，是将Vcc经电阻R18后加至稳压管DW，使上电后从DW可提供一个立即建立的稳定电压，且作为比较基准，分别送往U28A的5端、U28B的6端、U28C的8端、U28D的10端。U28D的11端分别经C2接地、经顺接二极管D2接Vcc、经R30接Vcc、经R31接其13端，U28D的13端分别经R32接Vcc和接U15C的10端(CT1线)。当Vcc一上电，C2的两端电压为零，这使U28D的13端输出为低，当Vcc通过R30向C2充电电压逐步升高到高于U28的10端电压时，U28的13端输出变高，送出CT1控制信号，这个过程大于5ms。这是因为本卡在无Vcc电压时，由电池向SRAM和EPROM供电。上电后SRAM由低功耗休眠状态变到正常工作状态，大约需要5ms。由U28B、电阻R20～R23和R19、DW组成的掉电保护电路，是将U28B的7端分别经R20接Vcc、经R21接地、经R22接其1端，U28B的1端分别经R22接Vcc和接U15C的9端(CT2线)。当Vcc电压正常时，经电阻R20、R21分压加在U28的7端电压高于6端，使U28的1端输出高信号CT2；当Vcc电压掉到4.5V及以下时，集成电路就不能可靠的工作。此时经R1、R2分压加在U28的7端的电压低于6端电压，于是U28的1端输出低，使U9停止输出控制信号，使U1、U2、U3的 变高，停止对其一切操作。由U28C、电阻R17～R19、R24～R29、三极管T1、T2、二极管D1、电池Bs和稳压管DW组成的电源转换与电池支持电路，是将U28C的9端分别经R28接Vcc、经R29接地、经R27接其14端，U28C的14端分别再经R26接Vcc、经R25接T2的基极，T2的发射极接地，T2的集电极经R24接T1的基极，T1的发射极接Vcc，T1的集电极分别接＋5V电源、D1的负极和电阻R17，电阻R17的另一端和D1的正极一起经R18接电池Bs。当Vcc上电后，经R28、R29分压后加在U28C的9端的电压高于8端的电压，于是U28的14端变高，使T2导通，T2导通又使T1导通，Vcc电压经T1的发射极到集电极送往接于＋5V端的各元件。若电池Bs是蓄电池，则通过R17限流，经R18向其充电，若是用锂电池，不用R17。当Vcc电源掉电后，U28的9端电压降低，使U28的14端变低，使T2关断，T1也关断，这使T1的集电极处＋5V电源的电压下降，当降到约3.3V时，3.6V的电池电压经过电阻R18、二极管D1送出到接在＋5V电源上的各元件，使其继续工作。R18是个小阻值电阻，用以防止由于外电路发生短路损坏电池。由U28A、电阻R16、R19和稳压管DW组成的电池电压监视电路，是将U28A的4端分别接D1的正极和经R23接电池Bs，U28A的3端接Vcc，U28A的2端经电阻R16、反接的发光管LED5后接Vcc。当电池电压正常(＋3.6V)时，则U28A的4端电压高于5端电压，使其2端输出为高，LED5亮，指示电池电压正常，反之，LED5灭，电池电压正常。
为了使SRAM中的程序不丢失，在Vcc掉电期间由电池支持其处于休眠状态。同时与之密切相关的电路EPROM、U10也由电池供电，此时其它元件均无电压，使U10的各输入端均为低，各输出端均为高，从而使SRAM的 均变高，不能对其进行读写操作，以免破坏了其中所存数据。为此，SRAM芯片要选用有低功耗保持功能的芯片，EPROM、U10都采用CMOS芯片以大大降低电池的负载，当单卡容量作为32K字时，SRAM芯片采用HM62256；EPROM芯片采用27C512或27C256；当单卡容量作为64K字时，SRAM芯片可采用HM628128；EPROM芯片可采用27C512。
首次使用本卡时，EPROM芯片不插，S1打在运行位置，跳线PIN2的2～3接通，插入卡位，上电后用光电纸带输入机或磁带机输入程序，程序即被装入卡上SRAM中，停电拔出卡，从空着的EPROM芯片插座处一一用编程器以读EPROM的名义读出SRAM中的程序，然后写EPROM芯片，插入各自插座，再将跳线PIN2的接法改为3～4相连。则以后重装载程序，只要拨动开关S1，即可将存于EPROM中的程序装入SRAM中，便可启动主机。平时停电后SRAM中程序不丢失，上电即可启动，不必重装程序。
权利要求1.一种新型的小型计算机磁芯存储器代换卡，是由SRAM和EPROM存储电路B2、地址通道B1、数据通道B3、读写控制电路B4、程序装载电路B5、电源监控电路B6等组成，其特征在于a.由SRAM芯片U1、U2、U3(HM62256)和EPROM芯片U16、U17、U18(27C512)构成的SRAM和EPROM存储电路，是将U1、U2、U3、U16、U17、U18的地址线A0～A15一一对应连接，且作为地址总线A0～A15；U1、U16的数据线D0～D7一一对应连接，且作为数据总线的低八位D0～D7，U2、U17的数据线D0～D7一一对应连接，且作为数据总线的高八位D8～D15，U3的D0端接U18的D0端，且作为数据总线的D16；U1、U2、U3的 端(22端)、 端(27端)、 端(20端)分别对应连接，且将 端与反门U10∶A的2端连接， 端与反门U10∶B的4端连接， 端与反门U10∶C的6端连接；U16、U17、U18的的 端(20端)、 端(22端)分别对应连接，且将 端与反门U10∶E的10端(CE)连接， 端与反门U10∶D的8端(OE2)连接；b.由锁存器U4、U5、U6(74LS373)、与非门U11、U12、U13、U14、U15∶A(74S03)构成的数据通道，是将U4的D0～D7端对应接来自底盘的DO0～DO7信号端，U4的Q0～Q7端分别对应接数据总线的D0～D7；U5的D0～D7端对应接来自底盘的DO8～DO15信号端，U5的Q0～Q7端分别对应接数据总线的D8～D15端；U6的D0端接来自底盘的DO16信号端，U6的Q0端接数据总线的D16；U4、U5、U6的 端(1端)、ALE端(11端)分别对应连接；且将 端与U7∶A的3端连接，ALE端与U7∶B的6端连接；数据总线的D0～D3端分别对应接U11的A1、A2、A3、A4端，数据总线的D4～D7端分别对应接U12的A1、A2、A3、A4端，数据总线的D8～D11端分别对应接U13的A1、A2、A3、A4端，数据总线的D12～D15端分别对应接U14的A1、A2、A3、A4端，数据总线的D16接U15∶A的1端；U11和U12的B1、B2、B3、B4端均接与门U7∶C的8端，U13、U14的B1、B2、B3、B4端和U15∶A的2端均接与门U7∶D的11端；U11的Y1～Y4端分别对应接底盘的 ～ 信号端，U12的Y1～Y4端分别对应接底盘的 ～ 信号端，U13的Y1～Y4端分别对应接底盘的 ～ 信号端，U14的Y1～Y4端分别对应接底盘的 ～ 信号端，U15∶A的3端接底盘的 信号端；c.由总线驱动器U19、U20、U21、U22(74LS245)构成的地址通道，是将U21的B0～B7端分别对应接底盘的MA0～MA7信号端，U22的B0～B7端分别对应接底盘的MA8～MA15信号端；U21的A0～A7端分别对应与U19的A0～A7端连接，且作为地址总线的A0～A7；U22的A0～A7端分别对应与U20的A0～A7端连接，且作为地址总线的A8～A15。U19、U20、U21、U22的DIR端(1端)均接地；U19、U20的 端(19端)均接反门U27∶D的11端，U21、U22的 端(19端)均接反门U27∶A的3端。U19的B0～B3端分别对应接计数器U23∶A的Q0～Q3，U19的B4～B7端分别对应接计数器U23∶B的Q0～Q3。U20的B0～B3端分别对应接计数器U24∶A的Q0～Q3，U20的B4～B7端分别对应接计数器U24∶B的Q0～Q3；d.由可编程芯片U8、U9(82S123)、逻辑门U7(74S08)、反门U10∶A、U10∶B、U10∶C(74HC05)、与非门U15∶B、U15∶C(74LS03)、电阻R1～R7、发光管LED1、LED2、跳线PIN1构成的读写控制电路，是将跳线PIN1的1端接U15∶B的6端，PIN的2端接地址总线的A15，PIN的3端接U15∶B的4、5两端，PIN的4端接地；U15∶B的6端分别接U9的A0端和经电阻R5接VCC，U15∶C的10端与U28∶C的13端相连接，U15∶C的9端与U28∶B的1端相连接，U15∶C的8端分别接U9的A3端和经电阻R4接VCC；U9的A1端接底盘上的 信号端，U9的A2端接底盘上的 信号端，U9的A4端接U27∶A的3端(信号LOAD)，U9的Q1端接U10∶C的5端，U9的Q2端经电阻R3和反接的发光管LED2后接VCC，U9的Q3端接U8的A3端，U9的Q4端经电阻R7和反接的发光管LED1后接VCC；U10∶C的6端分别接 和经电阻R6接+5V；U8的10端接底盘RSWT信号端，U8的11端接底盘WSWT信号端，U8的12端接底盘INH信号端，U8的14端接U27∶A的3端(信号LOAD)，U8的1端接U7∶C的9端和U7∶D的12端，U8的2端接U7∶A的1、2端，U8的3端接U7∶B的5端，U8的4端接U10∶A的1端，底盘上的XDRIVE信号端分别接U7∶B的4端、U7∶C的10端、U7∶D的13端；U7∶B的6端接L1和U10∶B的3端U10∶B的4端接 和经电阻R2接+5V，U10∶A的2端接 和经电阻R1接+5V；e.由反门U10∶D、U10∶E(74HC05)、计数器U23、U24、U25(74LS393)、与非门U26、U27(74LS00)、电阻R8～R15、电容C1、发光管LED3、LED4、开关S1、跳线PIN2、晶振CRY构成的程序装载电路，是将开关S1的触点“0”接地，触点“1”分别接U27∶A的2端和经电阻R8接VCC，触点“2”分别接U27∶D的12端和经电阻R8接VCC；U27∶A的1端分别接U27∶D的11端、U23～U25的12端、U23～U25的2端和经电阻R10接VCC；U27∶D的13端分别接U27∶A的3端(信号LOAD)、U27∶B的4端、U26∶B的5端、U10∶E的11端和经电阻R11接VCC；VCC经顺接发光管LED4、R13后分别接U27∶B的6端和U26∶C的10端；U27∶B的5端接U25∶B的11端，U25∶B的13端接U24∶B的8端，U24∶B的13端接U24∶A的6端，U24∶A的1端接U23∶B的8端，U23∶B的13端接U23∶A的6端，U23∶A的1端接U26∶D的11端；U26∶B的4端分别经电阻R12接U26∶A的1、2两端和经电容C1、晶振CRY后接U26∶A的3端，U26∶A的1、2两端分别再接U26∶B的6端和U26∶C的9端，U26∶C的8端接U25∶A的1端。U25∶A的6端分别接U10∶D的9端和U27∶C的9、10两端，U27∶C的8端分别接U26∶D的12、13两端和经电阻R15、反接发光管LED3后接VCC、U10∶E的10端分别接CE线和经电阻R15接+5V；跳线PIN2的3端接U10∶D的8端(OE2线)，跳线PIN2的2端接U1、U2、U3的 端，跳线PIN2的4端接U1、U2、U3的 端；f.电源监控电路是由上电延迟电路、掉电保护电路、电源转换电路和电池支持电路及电池电压监视电路所构成。
2.根据权利要求1所述的小型计算机磁芯存储器代换卡，其特征在于电源监控电路的构成包括a.由U28D(U28是采用四比较器LM339)、二极管D2、电阻R30～R32、R19、电容C2、稳压管DW组成的上电延迟电路，是将Vcc经电阻R18后加至稳压管DW，使上电后从DW可提供一个立即建立的稳定电压，且作为比较基准，分别送往U23A的5端、U28B的6端、U28C的8端、U28D的10端；U28D的11端分别经C2接地、经顺接二极管D2接Vcc、经R30接Vcc、经R31接其13端，U28D的13端分别经R32接Vcc和接U15C的10端(CT1线)；b.由U28B、电阻R20～R23和R19、DW组成的掉电保护电路，是将U28B的7端分别经R20接Vcc、经R21接地、经R22接其1端，U28B的1端分别经R22接Vcc和接U15C的9端(CT2线)；c.由U28C、电阻R17～R19、R24～R29、三极管T1、T2、二极管D1、电池Bs和稳压管DW组成的电源转换与电池支持电路，是将U28C的9端分别经R28接Vcc、经R29接地、经R27接其14端，U28C的14端分别再经R26接Vcc、经R25接T2的基极，T2的发射极接地，T2的集电极经R24接T1的基极，T1的发射极接Vcc，T1的集电极分别接＋5V电源、D1的负极和电阻R17，电阻R17的另一端和D1的正极一起经R18接电池Bs；d.由U28A、电阻R16、R19和稳压管DW组成的电池电压监视电路，是将U28A的4端分别接D1的正极和经R28接电池Bs、U28A的3端接Vcc，U28A的2端经电阻R16、反接的发光管LED5后接Vcc。
3.根据权利要求1或2所述的小型计算机磁芯存储器代换卡，其特征在于当本卡作为容量为64K字的卡时，PIN的3～4端接通；当本卡作为容量为32K字的卡时，若插于低32K卡位时，则PIN1的2～3接通；若插于高32K卡位时，则PIN1的1～2、3～4分别接通；在EPROM编程器从EPROM插座处读取SRAM芯片中的程序时，跳线PIN2的2～3接通，其它情况时PIN2的3～4接通。
4.根据权利要求1或2所述的小型计算机磁芯存储器代换卡，其特征在于当本卡作为64K字容量时，SRAM芯片采用HM628128，EPROM芯片采用27C512；当本卡作为32K字容量时，SRAM芯片采用HM62256，EPROM芯片采用27C512或27C256。
5.根据权利要求1或2所述的小型计算机磁芯存储器代换卡，其特征在于EPROM芯片、反门U10必须采用CMOS芯片。
6.根据权利要求4所述的小型计算机磁芯存储器代换卡，其特征在于EPROM芯片、反门U10必须采用CMOS芯片。
7.根据权利要求1或2所述的小型计算机磁芯存储器代换卡，其特征在于当电池Bs采用蓄电池时，接通电阻R17；当电池采用锂电池时，断开R17。
专利摘要一种新型的西屋公司W2500小型计算机磁芯存储器代换卡，是由SRAM、EPROM存储电路B
文档编号G06F3/06GK2208724SQ9424183
公开日1995年9月27日 申请日期1994年5月3日 优先权日1994年5月3日
发明者曹云乾, 韩志刚 申请人:中国矿业大学