专利名称：一种介面控制器的制作方法
技术领域：
本发明有关于一种介面控制器(Interface Controller)，尤指一种电视游戏器和个人电脑介面卡间的介面控制器，可使得电视游戏器的主机能通过该介面控制器，直接存取(access)到原先插于个人电脑上的工业标准结构总线(ISAbus，Industrial StandardArchitecture bus)的介面卡，以提高一般电视游戏器扩充槽介面的价值。
一般电视游戏器的功能，虽然主要仅是针对电脑游戏软件使用，但由于一般电视游戏器的系统结构，已包括有中央处理机(CPU，Central Processor Unit)、记忆体(memory)及输入/输出接口(I/O port，Input/output port)等组件，类似于个人电脑；因此，若能使电视游戏器与个人电脑的ISA总线上的介面卡间，作直接存取数据的动作，则可大大提高电视游戏器扩充槽介面的价值，使电视游戏器可简易地直接使用许多ISA总线介面卡。
本发明的主要目的，在于提供一种电视游戏器和个人电脑介面卡间的介面控制器，作为电视游戏器的扩充槽介面和个人电脑的ISA总线间的桥梁，使电视游戏器可直接使用难以数计的ISA总线介面卡，以提高电视游戏器扩充槽介面的价值。
本实用新型的介面控制器，连接于电视游戏器和个人电脑介面卡间，其特征在于其包括一地址锁住信号、高低位元组选择信号及终止计数信号产生电路，由电视游戏器扩充槽介面输入地址触发信号、输出致能信号、时脉信号、高低位元组写入信号、重置信号、选择控制信号及数据信号，以分别产生地址锁住信号、高低位元组选择信号及终止计数信号，连接至个人电脑标准总线；一地址解码电路，由电视游戏器扩充槽介面输入地址讯号，以产生一地址启动信号至个人电脑标准总线，该地址启动信号在低电位时，输入/输出接口才可用地址来解码；一记忆体及输入/输出读取/写入信号产生电路，由电视游戏；器扩充槽介面输入地址信号、地址触发信号、输出致能信号、时脉信号、重置信号、选择控制信号及数据信号，另由个人电脑标准总线输入地址锁住信号、十六位元记忆体选择信号及地址启动信号等，以分别产生记忆体读取信号、记忆体写入信号、输入/输出接口读取信号及输入/输出接口写入信号，连接至个人电脑标准总线；一种传输认可信号产生电路，由个人电脑标准总线输入地址锁住信号、地址启动信号、十六位元记忆体选择信号、十六位元输入/输出接口选择信号、输入/输出通道备妥信号及零等待状态信号，另由电视游戏器扩充槽介面输入时脉信号、地址触发信号、选择控制信号、数据信号及重置信号等，以产生一数据传输认可信号，连接至电视游戏器扩充槽介面；藉由所述介面控制器，将电视游戏器扩充槽介面；借由所述介面控制器，将电视游戏器扩充槽介面的信号转换成个人电脑标准总线介面信号，并依据所述个人电脑标准总线介面信号的状态，产生一数据传输认可信号输至电视游戏器，使电视游戏器可直接于个人电脑标准总线上的介面卡存取数据信号。
结合附图及实施例对本发明的目的、特征及功效，详细说明如下附图简单说明
图1为本发明的方块图。
图2为本发明的实施例的方块图。
图3为本发明实施例的电路方块图。
图4为本发明实施例的八位记忆体读取的标准周期时序图。
图5为本发明实施例的八位元记忆体写入的标准周期时序图。
图6为本发明实施例的八位记忆体读取的插入等待状态时序图。
图7为本发明实施例的八位记忆体写入的插入等待状态时序图。
图8为本发明实施例的八位记忆体读取的零等待状态时序图。
图9为本发明实施例的八位元记忆体写入零等待状态时序图。
图10为本发明实施例的八位元输入/输出接口读取的标准周期时序图。
图11为本发明实施例的八位元输入/输出接口写入的标准周期时序图。
图12为本发明实施例的八位元输入/输出接口读取的插入等待状态时序图。
图13为本发明实施例的八位元输入/输出接口写入的插入等待状态时序图。
图14为本发明实施例的八位元输入/输出接口读取的零等待状态时序图。
图15为本发明实施例的八位元输入/输出接口写入的零等待状态时序图。
图16为本发明实施例的十六位元记忆体读取的标准周期时序图。
图17为本发明实施例的十六位元记忆体写入的标准周期时序图。
图18为本发明实施例的十六位元记忆体读取的插入等待状态时序图。
图19为本发明实施例产十六位元记忆体写入的插入等待状态时序图。
图20为本发明实施例的十六位元输入/输出接口读取的标准周期时序图。
图21为本发明实施例的十六位元输入/输出接口写入的标准周期时序图。
图22为本发明实施例的十六位元输入/输出接口读取的插入等待状态时序图。
图23为本发明实施例的十六元输入/输出接口写入的插入等待状态时序图。
首先，请参阅图1，其为本发明的方块图，本发明主要是在一般电视游戏器1和个人电脑介面卡2之间，设计出一种介面控制器3，以使电视游戏器1可通过介面控制器3，直接使用个人电脑介面卡2。如图2所示，其为本发明实施例的方块示意图，一电视游戏器扩充槽介面10的各信号，将转换成个人电脑ISA总线20的介面信号，该信号的转换由一介面控制器30完成，并依据个人电脑ISA总线20的介面信号的状态，将一数据传输认可信号DTAK#，送至电视游戏器扩充槽介面10以作控制。
其次，参阅图3，其为本发明实施例的电路方块图，图中的介面控制器30主要包括有一地址锁住信号、高低位元组选择信号及终止计数讯产生电路31、一地址解码电路32、一记忆体及输入/输出接口读取/写入信号产生电路33及一数据传输认可信号产生电路34等组成，其中除了数据传输认可信号产生电路34，是依据个人电脑ISA总线20的介面信号的状态来产生数据传输认可信号DTAK#，以送至电视游戏器扩充槽介面10外，其余则均由电视游戏器扩充槽介面10的各信号，转换成个人电脑ISA总线20的介面信号。
接下来，图4至图23，为本发明实施例于各种可能情况下的各时序图，可一一用来说明本发明实施人例的介面控制器30的各信号转换情形。
如图4所示，其为本发明实施例的八位元记忆体(memory)读取(read)的标准周期(standard cycle)时序图，当电视游戏器扩充槽介面10欲对个人电脑ISA总线20的介面卡，进行八位记忆体读取数据的标准周期时，电视游戏器扩充槽介面10的高位元组写入信号UWR#及低位元组写入信号LWR#均为高电位，输出致能信号CASO#为低电位，配合地址触发信号AS#为低电位及时脉信号VCLK的周期，可产生一个人电脑ISA总线20的地址锁住信号BALE，该地址锁住信号BALE为一半周期的脉冲波，可用来锁住地址线。至于地址线AO，可先以选择控制信号TIME#及数据线D1控制产生，以决定读取奇数或偶数位元组。而十六位元记忆体选择信号MEMCS16#为一高电位，指示目前是八位元的记忆体装置在传送数据。同理，可产生记忆体读入信号MEMR#、SMEMR#，该记忆体读入信号MEMR#、SMEMR#为低电位时，指示记忆体把数据放在数据总线D7-DO线上，其中MEMR#信号在所有的记忆体空间的读取动作均会动作，SMEMR#信号只在地址低于1MB(megabyte)的记忆体空间内动作。当个电脑ISA总线20的输入/输出通道备妥信号IOCHRDY及零等待状态信号OWS#均为高电位，且在地址锁住信号BALE产生后，将使送至电视游戏器扩充槽介面10的数据传输认可信号DTAK#由高电位降到低电位，表示记忆体已把数据放在数据总线D7-DO线上。
如图5所示，其为本发明实施例的八位元记忆体写入(write)的标准周期时序图，乃是电视游戏器扩充槽介面10对个人电脑ISA总结20上的介面卡，进行八位元记忆体写入数据时的时序图，与图4不同是，电视游戏器扩充槽介面10的高位元组写入信号UWR#及低位元组写入信号LWR#由高电位降为低电位，输出致能信号CASO#为高电位，再配合地址触发信号AS#为低电位及时脉信号VCLK的周期，可分别产生地址锁住信号BALE、地址线AO及记忆体写入信号MEMW#、SMEMW#。该记忆体写入计号MEMW#、SMEMW#、为低电位时，指示记忆体把数据总线D7-DO上的数据储存起来，其中MEMW#信号在所有的记忆体空间的写入动作均会动作，SMEMW#信号只在地址低于1MB的记忆体空间内动作。当电视游戏器扩充槽介面10的数据传输认可信号DTAK#由高电位降为低电位后，表示已把数据写入记忆体。
图6及图7，分别为本发明实施例的八位元记忆体读取及写入的插入等待状态(insert waitstate)时序图，与图4及图5的标准周期时序图不同的是，个人电脑ISA总线20的输入/输出通道备妥信号IOCHRDY，在一段时间中由高电位降为低电位，该IOCHRDY信号为低电位时，会使CPU加入等待周期，可使得记忆体的读取或写入周期加长。图8及图9分别为本发明实施例的八位元记忆体读取及写入的零等待状态(zero wait state)时序图，与图4及图5的标准周期时序图不同的是，个人电脑ISA总线20的零等状态信号OWS#，在一段时间中由高电位降为低电位，该OWS#信号在低电位时，用以指示不需要加入任何的等待周期，可使得记忆体的读取或写入周期缩短。
如图10所示，其为本发明实施例的八位元输入/输出接口(I/O port，Input/Outpur port)读取的标准周期时序图，与图4的记忆体读取时序图不同的是，个人电脑ISA总线20的地址启动信号AEN在低电位时(地址介于800000H至9FFFFFH时)，输入/输出接口才可用地址ADDR(即A15-A0)来解码。与图4相同的是，配合电视游戏器扩充槽介面10的VCLK信号、AS#信号、UWR#信号、LWR#信号及CAS0#信号的各状态，可分别产生BALE信号及IOR#信号，当输入/输出接口读取信号IOR#为低电位时，指示输入/输出接口将数据送到数据总线D7-D0上，且当DTAK#信号由高电位降为低电位，表示输入/输出接口已把数据放在数据总线D7-D0上。如图11所示，则为本发明实施例的八位元输入/输出接口的标准周期时序图，其中个人电脑ISA总线20的输入/输出接口写入信号IOW#由高电位降为低电位时，指示输入/输出接口将数据总线D7-D0上的数据写入；其余各信号情形与图10相同。
图12及图13，分别为本发明实施例的八位元输入/输出接口读取及写入的插入等待状态时序图，其中个人电ISA接口20的输入/输出通道备妥信号IOCHRDY，在一段时间中由高电位降到低电位，使CPU加入等待周期，以加长输入/输出接口的读取或写入周期。图14及15，则分别为本发明实施例的八位元输入/输出接口读取及写入零等待状态时序图，其中个人电脑ISA总线20的零等状态信号0 WS#，在一段期间中由高电位降为低电位，用以指示不需要加入任何的等待周期，以缩短输入/输出接口的读取或写入周期。
最后，如图16至图23，为本发明实施例的十六位元时的各时序图，与前述图4至图15的本发明实施例的八位元各时序图所不同的是，其中个人电脑ISA总线20的十六位元记忆体选择信号MEMCS16#，及十六位元输入/输出接口选择信号IOCS16#，在一段期间中由高电位降为低电位，该MEMCS16#信号及IOCS16#信号动作在低电位时，分别用来指示目前是十六位元的记忆体或输入/输出接口在传送数据，数据此时经由数据线D15-D0传送。
本发明具有如下效果由于本发明实施例的介面控制器30，藉由介面控制技术，可将电视游戏器扩充槽介面10的信号，转我成个人电脑ISA总线20介面所需的讯号，并可依据个人电脑ISA总线20介面的信号状态，可产生一数据传输认可信号至电视游戏器扩充槽介面10以作控制，以使得图4至图23的各时序图可一一完成。
综上所述，本发明可提高一般电视游戏器的扩充槽介面价值，使电视游戏器可直接使用个人电脑的ISA总线上的许多介面卡，具有较强的实用性。电视游戏器扩充槽介面10的信号名称MRES#重置信号A23-A1地址信号ADDRA15-A0地址信号D15-D0数据总线个人电脑ISA总线20的信号名称A0-A19系统地址信号LA17-LA23地址信号SYSCLK系统时脉信号RESDRV重置信号SD0-SD15系统数据AEN地址启动信号SBHE#高位元启动信号OSC14.318MHZ时脉信号0WS#零等待状态信号
权利要求
1.一种介面控制器，连接于电视游戏器和个人电脑介面卡间，其特征在于其包括一地址锁住信号、高低位元组选择信号及终止计数信号产生电路，由电视游戏器扩充槽介面输入地址触发信号、输出致能信号、时脉信号、高低位元组写入信号、重置信号、选择控制信号及数据信号，以分别产生地址锁住信号、高低位元组选择信号及终止计数信号，连接至个人电脑标准总线；一地址解码电路，由电视游戏器扩充槽介面输入地址讯号，以产生一地址启动信号至个人电脑标准总线，该地址启动信号在低电位时，输入/输出接口才可用地址来解码；一记忆体及输入/输出读取/写入信号产生电路，由电视游戏；器扩充槽介面输入地址信号、地址触发信号、输出致能信号、时脉信号、重置信号、选择控制信号及数据信号，另由个人电脑标准总线输入地址锁住信号、十六位元记忆体选择信号及地址启动信号等，以分别产生记忆体读取信号、记忆体写入信号、输入/输出接口读取信号及输入/输出接口写入信号，连接至个人电脑标准总线；一种传输认可信号产生电路，由个人电脑标准总线输入地址锁住信号、地址启动信号、十六位元记忆体选择信号、十六位元输入/输出接口选择信号、输入/输出通道备妥信号及零等待状态信号，另由电视游戏器扩充槽介面输入时脉信号、地址触发信号、选择控制信号、数据信号及重置信号等，以产生一数据传输认可信号，连接至电视游戏器扩充槽介面；藉由所述介面控制器，将电视游戏器扩充槽介面借由所述介面控制器，将电视游戏器扩充槽介面的信号转换成个人电脑标准总线介面信号，并依据所述个人电脑标准总线介面信号的状态，产生一数据传输认可信号输至电视游戏器，使电视游戏器可直接于个人电脑标准总线上的介面卡存取数据信号。
全文摘要
一种连接在电视游戏器和个人电脑介面卡间的介面控制器，主要是将电视游戏器扩充槽介面的信号转换成个人电脑标准总线介面信号，使电视游戏器能通过该介面控制器，直拉存取数据于原先插在个人电脑标准总线的介面卡，以提高电视游戏器扩充槽介面的价值。该介面控制器包括一地址锁住信号、高低位元组选择信号及终止计数信号产生电路，一地址解码电路，一记忆体及输入/输出的读取/信号产生电路及一数据传输认可信号产生电路。
文档编号G06F17/00GK1151051SQ9511752
公开日1997年6月4日 申请日期1995年11月10日 优先权日1995年11月10日
发明者萧祝瓜 申请人:合泰半导体股份有限公司