用于将显示面板连接至显示发送引擎的物理层接口的功率管理的制作方法
【专利说明】用于将显示面板连接至显示发送引擎的物理层接口的功率 管理
【背景技术】
[0001] 本发明大体涉及基于处理器的设备，该设备通过物理层接口发送将显示在显示器 上的信息。
[0002] 传统上，显示设备从例如基于处理器的设备的显示发送引擎接收将要显示的信 息。信息的传输通过物理层接口而发生。所述物理层接口可以包括数据通道和控制信道。
[0003] 遵照DisplayPort (显示端口）标准版本L 2的接口包括具有四个通道的主链路 和一个侧信道，称为辅助信道，以用于链路和设备管理。也可以提供热插拔检测接口。
[0004] 通常，试图管理例如DisplayPort物理层的物理层接口的功耗的设备整体地控制 该链路，以允许或不允许发送数据。同时，对基于处理器的设备的供电可以被切断。可替换 地，PHY可以被禁用并置于时钟选通（gated)模式，但即使如此，它仍继续消耗相当大的功 率，其取决于系统停留在该状态的时间而增大。
[0005] PHY不能被置于极低功率的模式（如电源选通模式）的原因是PHY是模拟电路并 且需要很长的等待时间来唤醒和调整自己准备好数据传输。由于等待时间长影响了用户体 验，所以在低唤醒等待时间的要求下，通常在任何模式下都不允许PHY进入电源选通状态。
【附图说明】
[0006] 实施例是相对于如下附图进行描述的：
[0007] 图1是根据一实施例的物理层接口的描绘；
[0008] 图2是根据一实施例对图1所示的源PHY的更详细的描绘；
[0009] 图3是根据一实施例的共模保持器的电路描绘；
[0010] 图4是来自图2的处于不同功耗模式的信号的绘图；
[0011] 图5是不出根据一实施例的显不器PHY低功率状态的表；
[0012] 图6是根据一实施例的流程图；
[0013] 图7是根据另一实施例的流程图。
【具体实施方式】
[0014] 在一些实施例中，通过在多个电源域之间划分诸如DisplayPort接口之类的物理 层接口的源PHY，可以以更快的进入和退出等待时间实现在各功率模式之间的动态切换。在 一些实施例中，该方案可以通过硬件启动并且本质上是自发性的。依赖于使用场景，控制器 可以切换PHY进入和退出各个功耗模式。
[0015] 在一些实施例中，多个电源岛或单独、隔离的域被创建，例如，使用电压调节器或 电源开关以提供精细的功率管理控制。挂起的（suspend)电压域为关键的逻辑块供电，所 述逻辑块存储PHY的状态和校准信息。从而在一些实施例中，该信息可更容易获得并且从 低功耗状态退出的等待时间可以被改善。类似地，逻辑和模拟电路在多个电源阱（well)之 间被划分，以实现对功率管理的更好控制和减少的等待时间。
[0016] 由于包括面板的显示器是功率的主要消耗者，所以显示器功率管理是控制整个平 台功耗的重要因素。因此，希望将显示器保持在低功耗模式下。为了达到这个目标，相对功 率包络，可以以不同的退出等待时间引入多个低功率状态。基于其低功率唤醒等待时间的 要求，显示核或功率管理控制器可以将显示器PHY置于低功耗模式。
[0017] 其中源PHY被置于较低功耗模式下的一种应用为面板自刷新技术（PSR)。当显示 静止图像时，处于PSR的面板根据本地的帧缓冲器不断重复所述帧。显示源可以部分地断 电。在PSR期间，PHY发送器可以被关闭或者可以继续发送空闲位模式。保持PHY发送器 关闭节省了 PHY动态功耗，但是PHY持续泄漏，这是因为PHY的电源电压仍然是打开的。
[0018] 为了支持从低功耗模式更快的退出等待时间，在低功率模式期间可保持配置寄存 器。从驱动器或基本输入/输出系统（BIOS)向PHY重新编程配置寄存器比多个用例场景 的退出等待时间需求花费更多的时间。
[0019] 因此，PHY内部的挂起电压域在低功率模式期间被保持为打开以保留重要的PHY 配置寄存器。保留单元还可以存储配置值，以减少在低功耗模式下的泄漏功耗。
[0020] 在一个实施例中，显示器PHY至少可以支持四种功率模式。动态低功率模式可以 通过当在PSR模式下不需要时对链路断电，以及快速地重新初始化而不需要重新配置可编 程寄存器的方式来达到省电的目的。
[0021] 通过交流（AC)耦合的发送器所发送的数据通常被叠加在衬垫（pad)p和η(图3) 的预充电电平上。所述预充电电平被称为共模电压。在较低的功率模式中，每个发送器的 共模电压可被保留。除非共模电压被保持，否则将会占用太多时间来恢复驱动器衬垫的共 模电压以为耦合到衬垫的大型交流耦合的外部电容器充电。因为通道电源在低功率模式中 断开，所以共模保持器电路工作在挂起电压域。
[0022] 因此，如图3所示，有两个发送驱动器衬垫，padp和padn。它们通过静电放电（ESD) 二极管矩阵70和通门（passgate)开关72连接到电阻分压器78。
[0023] 共模保持器电路78包括电阻分压器，其产生降低的电压。在一个实施例中，可以 使用二位寄存器控制位来决定通过电阻阶梯的电流。当被开关72使能时，共模保持器的输 出与padp和padn二者相连接。
[0024] 除了在低功率模式期间保留衬垫的共模电压，发送驱动器电路可以呈三态以保持 共模电压；否则，该共模电压会通过发送驱动器的PMOS晶体管而泄漏。另外，PMOS驱动器 (未示出）和任何其它PMOS器件的阱可以与挂起电压域相连接，以使得衬垫和nwell之间 的扩散二极管73在发送主电源关闭时不会有正向偏置。当共模保持器打开时，发送电路呈 三态。
[0025] 参照图1，在根据DisplayPort标准的版本1. 2的一实施例中，物理层接口 10包 括源显示设备12,例如片上系统（S0C)，通过接口与汇（sink)显示设备或面板14相通信。 显示设备12包括显示引擎16和源物理层或PHY 18。到汇显示设备的连接是通过包括主 链路24的接口，所述主链路24包括四个等时流，用于链路和设备管理的侧信道或辅助信道 26,以及包括插拔状态和中断要求的热插拔检测（HPD)28。在一些实施例中，汇显示设备或 面板14包括汇PHY 20和面板电子器件和像素屏幕22。
[0026] 参照图2,输入功率Vcca_lp24进入低压差（LDO low dropout voltage) 30或稳压 器。LDO 30控制挂起电源域，其包括主链路24的公共通道1。公共通道IPLL LDO为锁相 环（PLL) 50、辅助信道、TAP网络逻辑（DFX)、用于配置寄存器读/写的接口，以及模拟-数 字转换器48供电。电压隔离防火墙38将挂起电源逻辑42与选通电源逻辑46相分离。挂 起电压域42包括低功耗有限状态机（FSM)、唤醒逻辑和LDO加电和断电FSM。它还包括保 留锁存器39和恪丝覆盖（fuse override) 41 〇
[0027] 该选通逻辑从LDO 32接收不同的信号。因此，这两个域42和46是由防火墙 (FW) 38来隔离。该选通逻辑提供了系统结构与整个读/写仲裁，包括PLL、控制器、系统管 理总线以及动态挂起时钟控制器。保留52保持对特定存储设备的充电。
[0028] 功率控制器40控制LDO 30并且控制对逻辑42、46和PLL 50的供电。通过LDO 34供应另一个域，其包括数据样条（spline) 1。样条是被逻辑和物理地容纳于层次结构中 的两个通道。它包括第一区域54,接收来自LDO 34的功率以用于PCS挂起和电源逻辑、防 火墙49、选通逻辑56和保留区域58。选通逻辑60用于四个发送器的第一个，并且选通逻 辑62用于四个发送器的第二个。每个发送器通过保