留61或64而连接到驱动器66或68。 相应的结构被显示用于数据样条0。
[0029] 因此，物理层具有四个LD0,其向PHY块发出控制功率。这些中的三个由PHY逻辑 动态控制。挂起LDO 30完全由显示设备的功率管理单元控制。挂起LDO-旦被使能，就输 出稳定的电压供应，诸如IV，就PHY而言，其可视为总是打开的。被连接到总为打开的电源 的逻辑可以包括配置数据和保留锁存器、低功率进入/退出逻辑、电源开关控制，以及其它 对物理层接口常见的必要逻辑，如DisplayPort接口。
[0030] 锁相环LDO 32为锁相环和容纳在公共通道的其它必要公共PHY组件供电。在低 功率模式下，锁相环LDO由相逻辑动态控制。PLL LDO 32和挂起LD030被嵌入到公共通道 1子块内。
[0031] 样条LDO 34和36(选通于数据线的电源）容纳两个发送器和相关联的PCS和发送 逻辑。每个样条LDO完全由PHY控制，并且可以在通过显示控制器所驱动的低功率指示的 影响下被动态控制。对于支持四个发送器的给定的DisplayPort PHY，存在两个样条LD0。
[0032] 在显示器PHY中有两个电源域。在一个实施例中，VccasusJpO或挂起（SUS)vcc 是总为打开的、处于I. 05V的电源。该电源通过为SUS LD0/PG断言pwrreq_lpO而被完全 地控制。VccagatecLlpO或选通VCC和电压轨在显示器PHY中能够在低功耗有限状态机的 控制下动态地切换。VccasusJpO是活动的以使该电源有效。两个电源供应作为电力网 (power mesh)的一部分被分布到显示器PHY，电力网通过电源金属层而与电源开关子块邻 接。电源开关可以是厚栅PMOS开关或复杂的LD0。在厚栅PMOS开关作为唯一选择的情况 下，当控制被适当使能时，功率立即被提供。在LDO的情况下，当以适当的输入设置来使能 LDO时供应功率。LDO核同样支持校准来微调输出电压。单独的"〇_pWrreqlpO"控制被用 于控制公共通道和数据通道电源开关，并且对于VccagatecLlpO的公共通道和数据样条分 别存在一个。对于V CCasuS_lpO,存在作为显示器PHY的整体功率控制的从外部控制的单个 电源开关。
[0033] 在一个实施例中，为了退出面板自刷新模式，PHY接收断电反转信号并且整个显示 器PHY可以在时钟完全运行并且发送器准备好工作的情况下在3us-12〇 US内被带到活动状 态。经过短暂持续几毫秒的同步周期（链路训练）后，显示器已准备好接收新的图像（帧）， 并且系统将如在进入面板自刷新模式之前一样工作。唤醒命令的辅助数据包（SDP)由控制 器发出以通知显示面板退出PSR。
[0034] 动杰低功率PSR樽式讲入
[0035] 动态低功率模式（PSR模式）由显示核通过针对所有活动的发送通道驱动i_ powerdown 从 〇- > 1 来启动。
[0036] 在活动的数据样条中，当：i_powerdown[l :0]被驱动为"11"时，于是整个样条通过 PCS挂起的有限状态机来选通时钟。在时钟选通之后，将不再需要PLL时钟。这个信息通过 相应的数据样条被传送到公共通道。
[0037] 当两个数据样条都被时钟选通时，公共通道挂起逻辑将评估i_powermode[2 :0] 并且基于值采取动作。公共通道的动作包括：
[0038] 禁用PLL时钟缓冲器（一个或多个）
[0039] 禁用 PLL
[0040] 电源选通公共通道（存在一个屏蔽位用于屏蔽公共通道的电源选通）。
[0041] 作为对i_powermode位的响应，公共通道挂起逻辑也压低了至所有数据样条的两 个邻接信号。详细如下：
[0042] 不论有没有共模保持器，将数据样条置于电源选通模式。
[0043] 仅在发送驱动器上应用共模保持器。共模保持器被用来将发送衬垫拉至VCC/2,从 而TX衬垫的预充电时间（大约IOOus)可以在低功率退出期间被避免。
[0044] 仅保持在时钟选通模式。在这种情况下，数据通道中的两个发送器都为时钟选通。
[0045] 动态低功率的退出：
[0046] -旦数据样条处于时钟选通/电源选通模式，：Lpowerdown在任意发送通道上从 1- > 〇的变化都会使PLL和相应的数据通道返回到活动状态。在相应的样条中，PCS挂起 (sus)有限状态机查找该转变。
【主权项】
1. 一种方法，包括： 为显示器中从源PHY到汇PHY的物理层接口提供至少两个隔离的电源域，第一电源域 始终为打开的并且提供存储对源PHY加电所需的状态和配置信息的逻辑块，W及第二电源 域，比所述第一电源域的电压高，并且是用于公共通道的电源选通域；并且 提供共模电压保持器W在断电后保持共模电压，其中在较高功耗状态下需要所述电 压。
2. 如权利要求1所述的方法，包括使用所述保持器为第一电源域保持共模电压。
3. 如权利要求2所述的方法，包括使所述第一电源域中的发送驱动器电路呈=态。
4. 如权利要求1所述的方法，包括提供一对发送驱动器衬垫，其禪合到分压器W对所 述衬垫供电。
5. 如权利要求1所述的方法，包括预充电所述衬垫。
6. 如权利要求1所述的方法，包括为数据样条提供第=单独的、隔离的电源域。
7. 如权利要求6所述的方法，包括将一对发送器禪合到所述数据样条。
8. 如权利要求1所述的方法，包括使用所述隔离的电源域，通过关闭对所述第二域中 逻辑的供电同时保持所述第一域中的配置寄存器来实施面板自刷新。
9. 如权利要求1所述的方法，包括在第二域之前对第一域断电。
10. 如权利要求1所述的方法，包括实施Displayed接口。
11. 一种源显示设备，包括： 显示引擎；W及 禪合到所述引擎的源PHY，包括用于显示器中从源PHY到汇PHY的物理层接口的至少两 个隔离的电源域，第一电源域始终为打开的并且提供存储对源PHY加电所需的状态和配置 信息的逻辑块，W及第二电源域，比所述第一域的电压高，并且是用于公共通道的电源选通 域，W及共模电压保持器W在断电后保持共模电压，其中在较高功耗状态下需要所述电压。
12. 如权利要求11所述的设备，包括所述保持器为第一电源域保持共模电压。
13. 如权利要求11所述的设备，包括一对发送驱动器衬垫，其禪合到分压器W对所述 衬垫供电。
14. 如权利要求11所述的设备，包括用于数据样条的第S单独的、隔离的电源域。
15. 如权利要求14所述的设备，包括一对发送器，所述发送器禪合到所述数据样条。
16. 如权利要求14所述的设备，其中所述源PHY是DisplayPortPHY。
【专利摘要】本发明涉及用于将显示面板连接至显示发送引擎的物理层接口的功率管理。在一些实施例中，通过在多个电源域之间划分诸如DisplayPort接口之类的物理层接口的源PHY，可以以更快的进入和退出等待时间实现在各功率模式之间的动态切换。在一些实施例中，该方案可以通过硬件启动并且本质上是自发性的。依赖于使用场景，控制器可以切换PHY进入和退出各个功耗模式。
【IPC分类】G06F3-14, G06F1-32
【公开号】CN104635909
【申请号】CN201410719490
【发明人】S·戈帕, S·巴苏, P·普拉德汉, P·K·拉德哈克里斯兰
【申请人】英特尔公司
【公开日】2015年5月20日
【申请日】2014年10月8日
【公告号】DE102014114681A1, US20150134985