串行通信测试装置、包括该装置的系统及其方法
【技术领域】
[0001]本发明的实施例涉及串行通信测试装置、包括该串行通信测试装置的系统、及其方法，并且更特别地涉及允许用于串行外围接口(SPI)通信的主控芯片和从控芯片检查数据从而提高可靠性的技术。
【背景技术】
[0002]通常，串行外围接口(SPI)装置被安装在主控芯片(例如，CPU)中，使得SPI装置在主控芯片和从控芯片(例如，诸如多媒体装置之类的外围装置)之间进行数据通信。SPI装置被配置成利用串行通信方案。与其它串行通信方案不同，通过利用时钟同步，SPI装置使主控芯片和从控芯片能够同时相互通信。换句话说，SPI装置使CPU和外围装置能够同时相互通信，从而在CPU和外围装置之间同时传送有效数据。
[0003]此外，充当配置成在两个装置之间实现串行通信的接口的SPI装置被配置成利用其数据输出引脚、数据输入引脚、时钟引脚和从控选择引脚。因此，SPI装置作为简单的串行接口工作，同时高速工作，使得能够实现便利的各种功能。另外，SPI装置是一种把各种外围装置添加或连接到具有快速变化的大容量数据的应用(诸如视频游戏系统、数字照相机、汽车音响、导航系统、机顶盒、PDA、MP3播放器等)中的协议。
[0004]此外，SPI装置被容纳在配置成在中央处理单元(CPU)和一个或多个外围装置之间进行通信的通信系统中。然而，SPI装置被配置成将两个微处理器互连，以允许这两个微处理器相互通信。一个微处理器可以按主控模式工作，而另一个微处理器可以按从控模式工作。相反，常规的SPI装置不能利用主控芯片或从控芯片确定数据是否已正确地从主控芯片传送给从控芯片。换句话说，当在传送/接收(Tx/Rx)数据中发生意外错误时，常规的SPI装置难以识别所述错误是否是因用于数据传送的主控芯片的故障而发生的，是否主控芯片最初就传送了错误的数据，是否在主控芯片和从控芯片之间的通信中发生了错误，或者所述错误是否是由于接收数据的从控芯片的故障而发生的。结果，主控芯片和从控芯片不能识别数据通信中的错误的有无，导致潜在的误操作。
[0005]为了提高串行通信质量，SPI装置可以进行检错和纠错。主控芯片应检测读取数据的错误，以及获得为纠错所必需的奇偶校验信息或者循环冗余校验(CRC)信息。然而，常规的检错方案要使用相当长的时间进行检错或纠错，并且不能正确地进行检错。
【发明内容】
[0006]本发明提供了一种串行通信测试装置、包括该串行通信测试装置的系统、及其方法。特别地，本发明涉及一种允许主控芯片(例如，驱动半导体)和从控芯片确定串行外围接口(SPI)通信中的错误的有无，从而提高数据通信的准确性和可靠性的技术。
[0007]根据本发明的一个方面，串行通信测试装置可以包括:配置成向外部芯片传送数据和从外部芯片接收数据的接口 ；配置成存储待检错的数据，以把存储的数据通过接口输出给外部芯片的寄存器；配置成存储通过接口从外部芯片接收的数据的数据存储单元；配置成把存储在寄存器中的数据与存储在数据存储单元中的数据进行比较的比较单元；以及配置成确定存储在寄存器中的数据是否与待检错的数据实质上相似，并且配置成操作寄存器和比较单元的检错控制器。
[0008]根据实施例的另一方面，串行通信测试系统可以包括:配置成读取待检错的数据，并重传读取的数据的主控芯片；以及配置成把待检错的数据传送给主控芯片，写入从主控芯片接收的数据，并且把应用于主控芯片的数据与从主控芯片接收的数据进行比较，以进行检错的从控芯片。
[0009]根据实施例的另一方面，串行通信测试方法可以包括:把存储在寄存器中的数据传送给主控芯片；把从主控芯片接收的数据存储到数据存储单元；以及通过把存储在寄存器中的数据与存储在数据存储单元中的数据进行比较，来进行检错操作。
【附图说明】
[0010]图1是示出根据本发明的示例性实施例的串行通信测试装置的示例性框图；
[0011]图2-4是示出根据本发明的另一示例性实施例，允许串行通信测试系统的从控芯片和主控芯片通过SPI通信，检测数据错误的有无的方法的示例性时序框图；
[0012]图5是示出根据本发明的示例性实施例的图2-4中所示的串行通信测试方法的示例性流程图。
[0013]附图中各元件的附图标记
[0014]100:从控芯片 100
[0015]110:接口 110
[0016]120:寄存器 120
[0017]130:检错控制器130
[0018]140:数据存储单元140
[0019]150:比较单元 150
[0020]160:选择单元 160
【具体实施方式】
[0021]尽管示例性实施例被描述为使用多个单元来执行示例性处理，但应理解的是，所述示例性处理也可以由一个或多个模块来执行。另外，应理解的是，术语“控制器”是指包括存储器和处理器的硬件装置。所述存储器被配置成存储各模块，并且所述处理器被具体地配置成执行所述模块以执行下面进一步描述的一个或多个处理。
[0022]此外，本发明的控制逻辑可以实施为包含由处理器、控制器等执行的可执行程序指令的非暂时性计算机可读介质。计算机可读介质的实例包括但不限于ROM、RAM、压缩盘(⑶)-R0M、磁带、软盘、闪存驱动器、智能卡和光学数据存储装置。计算机可读记录介质也可以分布在网络连接的计算机系统中，使得计算机可读介质以分布式方式(例如通过远程信息处理服务器或控制器局域网(CAN))被存储和执行。
[0023]本文中所用的术语仅用于描述特定实施例的目的，并且并非旨在对本发明进行限制。如本文中所使用的那样，单数形式的“一”旨在也包括复数形式，除非文中清楚地指出。还应理解的是，术语“包括”在本说明书中被使用时，指的是所陈述的特征、整数、步骤、操作、元件和/或组件的存在，而并不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组合的存在或附加。如本文中使用的那样，术语“和/或”包括一个或多个相关列出条目的任何和全部组合。
[0024]现在将详细参考本发明的示例性实施例，其实例在附图中示出。只要可能，在附图中将始终利用相同的附图标记指代相同或相似的部分。
[0025]图1是示出根据示例性实施例的串行通信测试装置的示例性框图。参考图1，串行通信测试装置可以包括从控芯片100，诸如驱动半导体或集成电路(1C)。从控芯片100可以包括接口 110、寄存器120、检错控制器130、数据存储单元140、比较单元150和选择单元160。
[0026]特别地，接口 110可以配置成通过串行外围接口(SPI)通信，与外部主控芯片通信。尽管为了便于说明和更好地理解本发明，示例性实施例公开的是接口 110可以利用SPI通信，但是本发明的范围或精神并不局限于此，也可以不加改变地利用其它串行通信。
[0027]寄存器120可以配置成存储为检错所必需的数据。另外，用于诊断有缺陷或故障的部分或存储器数据的寄存器数据可以预先存储在寄存器120中。存储在寄存器120中的数据可以由控制器130通过接口 110传送给外部主控芯片。寄存器120可以配置成把存储的信息输出给检错控制器130和比较器150。
[0028]另外，检错控制器130可以配置成确认是否应该复核从寄存器120接收的数据中的错误的有无(例如，是否应该第二次检查数据)。换句话说，当需要检查从寄存器120接收的数据中的错误的有无时，检错控制器130可以配置成确认对应数据的地址。对应数据的地址可以存储在地址存储单元131中。另外，数据存储单元140可以配置成存储通过接口110接收的数据，以复核错误的有无。
[0029]比较单元150可以配置成把从寄存器120读取的数据与写入数据存储单元140中的数据进行比较，并输出比较结果。换句话说，当预先存储在寄存器120中的数据与写入数据存储单元140中的数据实质上相似时，比较单元150可以配置成确定没有错误。另外，当预先存储在寄存器120中的数据不同于写入数据存储单元140中的数据时，比较单元150可以配置成确定存在错误。
[0030]另外，选择单元160可以配置成确定是否应该复核数据错误的有无。换句话说，当选择单元160试图再次检测数据错误的有无时，选择单元160可以配置成向检错控制器130和比较单元150输出操作开启信号。此外，当选择单元160不再次检测数据错误的有无时，选择单元160可以配置成向检错控制器130和比较单元150输出操作关闭信号。特别地，在主控芯片200读取从控芯片100的数据之后，可以终止错误复核操作，并且可以执行从控芯片100的一般功能。
[0031]图2-4是示出允许从控芯片100和主控芯片200通过SPI通信，检测数据错误的有无的方法的示例性时序框图。为了便于说明和更好地理解本发明，图2-4示出各个操作及其数据处理的框图。
[0032]主控芯片200和从控芯片100可以配置成彼此通信。参考图2，从控芯片100可以配置成把存储在寄存器120中的数据通过接口 110传送给主控芯片200。换句话说，主控芯片200可以配置成从从控芯片100的寄存器120读取待复核的数据。参考图3，从控芯片100可以配置成通过接口 100，把通过接口 100从主控芯片200接收的数据存储在数据存储单元140中。换句话说，主控芯片200可以配置成把从从控芯片100读取的数据再次存储在从控芯片100的数据存储单元140中。
[0033]参考图4，检错单元130可以配置成操作比较单元150。换句话说，比较单元150可以配置成把预先存储在寄存器120中的数据与存储在数据存储单元140中的数据进行比较。因此，比较单元150可以配置成把从主控芯片200读取的数据与从主控芯片200重传的数据进行比较，以检测数据错误的有无，从而确定是否已经从主控芯片200正确读取了数据。
[0034]根据本发明的示例性实施例，主控芯片200可以配置成控制SPI通信，而从控芯片100可以配置成重新确认是否已从主控芯片200传送了正常的数据(即，无错误的数据)。另夕卜，当数据从从控芯片100被传送给主控芯片200时，从控芯片100可以配置成进行额外的数据检查，导致系统可靠性的提高。
[0035]图5是示出图2-4中所示的串行通信测