分频计数器的阈值，降低存储系统时钟频率从而节省功耗，利用该机制灵活改变存储系统外部输入时钟和存储系统时钟的频率比，图中Q为分频计数器的阈值，此时存储系统外部输入时钟和存储系统时钟的频率比为2Q:1 ;所述存储系统外部输入时钟是主设备时钟的2M倍，M是固定的整数，M能被Q整除，故而所支持存储系统时钟和主设备时钟的频率比为N: 1，N = M/Q，N为整数；所述时钟同步器，包含一个计数器和一个比较器，使用所述分频器生成的存储系统时钟，根据存储系统时钟和主设备时钟的频率比N: 1，通过计数器值和这个频率比的比较结果来生成时钟同步信号，发送给同步单元；
[0030]按照图4所示，所述同步单元由一个与门阵列和一个寄存器组构成，接收由所述频率比调整单元发送的时钟同步信号，将所述从设备接口传递的访问请求与时钟同步信号相与，使其转换为存储系统时钟域的访问请求信号；将所述控制单元返回的响应信息和数据用寄存器组保持住，确保工作频率较低的主设备能将数据和响应信息取回，使其转换为所述主设备时钟域的响应信息和数据信号。
[0031 ] 本实施例中，控制单元中，仲裁器根据固定优先级决定发起访问请求的主设备的响应顺序，并将其中优先级最高的主设备的访问请求传递给存储器模块，给相应的主设备返回响应信息，同时挂起其他的访问请求，当最高优先级的请求响应完毕后再按照优先级顺序响应余下的访问请求。冲突检测器实时监测访问请求，将一定时间间隔内的冲突情况发送给频率比调整单元。控制单元的工作时钟是由频率比调整单元生成的存储系统时钟。
[0032]频率比调整单元中，分频器中的冲突阈值寄存器配置冲突的高低阈值，并将高阈值和低阈值发送给阈值比较器，与控制单元发送的冲突情况相比较，将比较结果作为控制信号返回给分频比较器，当冲突情况大于设定的高阈值时，减小分频计数器的阈值Q，提高存储系统时钟频率，当冲突情况小于设定的低阈值时，增大分频计数器的阈值Q，降低存储系统时钟频率。分频器中的分频计数器以存储系统外部输入时钟作为计数时钟，分频比较器将计数器的值与分频比较器中的计数器阈值Q作比较，当计数器的值达到计数器阈值时，重置分频计数器使其再次从零开始计数，同时翻转存储系统时钟信号，从而生成存储系统时钟，提供给时钟同步器和控制单元，此时存储系统外部输入时钟和存储系统时钟的比率为2Q:1，这个生成的存储系统时钟频率会根据冲突情况的变化而变化。时钟同步器中的同步计数器使用所述存储系统时钟作为计数时钟，用计数器的值和存储系统时钟和主设备时钟的频率比值进行比较，当两者相同时，重置同步计数器使其再次从零开始计数，同时将时钟同步信号置1，否则时钟同步信号为O，以此生成时钟同步信号，发送给同步单元。
[0033]同步单元中，将由所述从设备接口传递的访问请求与由所述频率比调整单元发送的时钟同步信号相与，从而将主设备时钟域的访问请求转化到存储系统时钟域的信号，发送给控制单元；利用时钟同步信号作为控制，将所述控制单元返回的数据和响应信息在寄存器组中保持住，并将这些寄存后的数据和响应信息发送给从设备接口，以确保主设备能将数据和响应信息取回，所述寄存器组工作在存储系统时钟频率下。
【主权项】
1.一种频率自适应的高速存储系统，其特征在于:所述高速存储系统包括: 多个从设备接口，支持多个主设备同时访问，用于将访问请求发送给控制单元，接收控制单元的响应信息和数据，向主设备返回与请求相应的响应信息和数据； 控制单元，用于接收所述从设备接口的读写访问请求，仲裁并处理访问请求，返回相应的响应信息和数据，将优先级最高的请求发送给存储器并挂起优先级低的请求，自动检测访问冲突，根据所述从设备接口发送的读写访问请求，实时监测存储器端口访问的冲突情况，将这种冲突情况发送给频率比调整单元； 频率比调整单元，用于根据所述控制单元发送的冲突情况，由存储器系统外部输入时钟分频得到存储系统时钟，使存储系统时钟和主设备时钟达到设定的频率比，同时产生时钟同步信号，发送给同步单元； 同步单元，用于根据所述频率比调整单元产生的时钟同步信号，将所述主设备发送的访问请求转换为存储系统时钟域的访问请求信号，将所述存储系统返回的数据或响应信息转换为主设备时钟域的信号。
2.如权利要求1所述的频率自适应的高速存储系统，其特征在于:所述控制单元包含一个冲突检测器和一个仲裁器，其中，所述冲突检测器，根据所述从设备接口发送的读写访问请求，实时监测访问冲突情况，将这种冲突情况发送给频率比调整单元；所述仲裁器，同时接收所述多个从设备接口发送的读写访问请求，根据固定优先级将新发起和挂起的请求中优先级最高的请求发送给存储器，并挂起其它请求，当无更高优先级请求需处理情况下，自动发起最高优先级挂起请求。
3.如权利要求1或2所述的频率自适应的高速存储系统，其特征在于:所述频率比调整单元包含一个分频器和一个时钟同步器，其中， 所述分频器包含一个分频计数器、两个比较器和冲突阈值寄存器，所述冲突阈值寄存器用来设置冲突的高低阈值，接收所述控制单元发送的冲突情况，当规定时间内冲突次数超过设定的高阈值时，减少分频计数器的阈值，即提高存储系统时钟频率，反之，当冲突次数小于设定的低阈值时，增大分频计数器的阈值，即降低存储系统时钟频率，支持存储系统时钟和主设备时钟的频率比为N: 1，N为整数； 所述时钟同步器包含一个计数器和比较器，使用所述存储系统时钟和主设备时钟的频率比N: 1，利用所述分频器生成的存储系统时钟，通过计数器值的变化来产生时钟同步信号。
4.如权利要求3所述的频率自适应的高速存储系统，其特征在于:设定Q为分频计数器的阈值，此时存储系统外部输入时钟和存储系统时钟的频率比为2Q:1 ;所述存储系统外部输入时钟是主设备时钟的2M倍，M是固定的整数，M能被Q整除，故而所支持存储系统时钟和主设备时钟的频率比为N: 1，N = M/Q，N为整数。
5.如权利要求1或2所述的频率自适应的高速存储系统，其特征在于:所述多个从设备接口全部支持AMBA2.0协议。
【专利摘要】一种频率自适应的高速存储系统，包括：多个从设备接口，用于将访问请求发送给控制单元，接收控制单元的响应信息和数据；控制单元，用于仲裁并处理访问请求，将优先级最高的请求发送给存储器并挂起优先级低的请求，实时监测存储器端口访问的冲突情况；频率比调整单元，用于根据冲突情况，由存储器系统外部输入时钟分频得到存储系统时钟，同时产生时钟同步信号；同步单元，用于根据时钟同步信号，将主设备发送的访问请求转换为存储系统时钟域的访问请求信号，将存储系统返回的数据或响应信息转换为主设备时钟域的信号。本发明能够根据系统对存储系统的带宽需求自动调节存储器访问频率、使其能在尽量低的功耗下满足系统性能要求。
【IPC分类】G06F3-06
【公开号】CN104765577
【申请号】CN201510208868
【发明人】王洁, 李春强, 刘继让
【申请人】杭州中天微系统有限公司
【公开日】2015年7月8日
【申请日】2015年4月28日