用于在逻辑操作期间，为逻辑单元提供电力，电荷存储器件可控制的在一充电操作期间连接至一电源，并在一逻辑操作期间连接逻辑单元，其中在逻辑操作期间，电荷存储器件未连接电源以及电源的接地连接。电荷存储器件可以是一离散的电容，一 MOS电容，一MOS晶体管，一电荷耦合器件，等。
[0076]在第二实施例中，第一实施例的安全数字逻辑单元进一步包括一第一开关，用于为电荷存储器件放电。第一开关可以是，例如一个晶体管或一个传输门。
[0077]在第三实施例中，第一或第二实施例的电荷存储器件在逻辑单元的每个逻辑操作之间，或在逻辑单元的预设数量的逻辑操作期间，被周期性的完全的放电。
[0078]在第四实施例中，第一至第三实施例中任意一个的安全数字逻辑单元进一步包括一第二开关，用于连接或断开电荷存储器件与电源的电源连接；一第三开关，用于连接或断开电荷存储器件与电源的接地连接；一第四开关，用于连接或断开电荷存储器件与逻辑单元的电源连接；以及一第五开关，用于连接或断开电荷存储器件与逻辑单元的接地连接。此第一，第二，第三，第四和第五开关每个可包含一晶体管。
[0079]在第五实施例中，第一至第四实施例中任意一个的安全数字逻辑单元进一步包括额外的隔离开关，位于供电线路和电源之间，以及接地电线，连接安全数字逻辑单元。隔离开关可至少为六分之一的串联开关，连接电源连接和第二开关，以及至少为七分之一的串联开关，连接接地连接和第三开关。
[0080]在第六实施例中，第一至第五实施例中任意一个的逻辑单元可包括多个晶体管，每个具有一个基极，以及其中在每个逻辑单元内的每个晶体管的所述基极至少连接逻辑单元的电源连接和逻辑单元的接地连接中的其中之一。
[0081]在第七实施例中，提供了一种为一个数字逻辑单元的一个逻辑块供电的方法，其中数字逻辑单元包含逻辑块，以及一电荷存储器件，此方法包括如下步骤:
[0082](a)从逻辑块和电源以及电源的接地连接中断开电荷存储器件；
[0083](b)连接电荷存储器件与电源；
[0084](C)从电源中断开电荷存储器件，包括从电源的接地连接中断开电荷存储器件；以及
[0085](d)连接电荷存储器件与逻辑块，用于为逻辑块提供电源。电荷存储器件可以是一离散的电容，一 MOS电容，一 MOS晶体管，一电荷耦合器件，等。
[0086]在第八实施例中，第七实施例的方法可进一步包括一个步骤(e)，以允许当电荷存储器件连接逻辑块时，逻辑块的输入可以转换。
[0087]在第九实施例中，第八实施例中使用的逻辑块包括多个晶体管，每个具有一基极，并且其中在步骤(e)期间，在逻辑块内的每个晶体管的基极连接电荷存储器件。
[0088]在第十实施例中，第八实施例中使用的逻辑块是如此制造，以便至少一个晶体管位于一隔离阱中。例如，可使用一个PN结，以从基底中隔离一个阱，以便一个η阱被一个P形层从基底中隔离，和/或一个P阱被一个η形层从基底中隔离。
[0089]在第^^一实施例中，第七至第十实施例中任意一个的方法进一步包含一步骤(f)，用于在允许逻辑块的输入转换后从逻辑块中断开电荷存储器件。在断开之前，电荷存储器件可连接逻辑块进行预设数量的转换。
[0090]在第十二实施例中，第七至第^^一实施例中任意一个的方法可进一步包含重复所有的步骤(例如步骤(a)至(f))，只要逻辑块被供电。
[0091]在第十三实施例中，第七至第十二实施例中任意一个的方法中，步骤(a)可包含断开电荷存储器件，而电荷存储器件从逻辑块和电源以及电源的接地连接中断开。
[0092]在第十四实施例中，第七至第十三实施例中任意一个的方法中，步骤(b)用于在电荷存储器件被放电后，为电荷存储器件充电；以及在电荷存储器件被电源充电后，步骤(C)被执行了。
[0093]在第十五实施例中，第七至第十四实施例中任意一个的方法中，电荷存储器件可包括至少两个端点，并且其中电荷存储器件的放电包含互相连接电荷存储器件的两个端点，而电荷存储器件仍保持从逻辑块和电源的断开。电荷存储器件的两个端点可以互相连接，而电荷存储器件仍保持从逻辑块和电源的断开一段足够长的时间，以基本上，完整的或有效的为电荷存储器件放电。
[0094]在第十六实施例中，第十二至第十五实施例中任意一个的方法中，互相连接电荷存储器件两个端点包括闭合一第一开关，第一开关连接电荷存储器件的两个端点，并且其中互相断开电荷存储器件两个端点包括打开一第一开关。第一开关可以是一晶体管，传输门，等。
[0095]在第十七实施例中，第七至第十六实施例中任意一个的方法中，连接电荷存储器件至电源包括闭合一第二开关和一第三开关，第二和第三开关连接电荷存储器件与电源，其中断开电荷存储器件与电源包括打开一第二开关和一第三开关，并且其中连接电荷存储器件与逻辑块包括闭合一第四开关和一第五开关，第四和第五开关连接电荷存储器件与逻辑块。第二，第三，第四和第五开关每个可包括一晶体管，二极管，MEMS开关装置，等。
[0096]在第十八实施例中，第八至第十七实施例中任意一个的方法中，步骤(e)可进一步包括从电源的电源连接中隔离数字逻辑单元，这是通过打开所有位于电源的电源连接和第二开关之间的至少六分之一串联开关达到的；并从电源的接地连接中隔离数字逻辑单元，这是通过打开所有位于电源的接地连接和第三开关之间的至少七分之一串联开关达到的。
[0097]本发明的实施例可用于安全应用。
[0098]在本发明的某些实施例中，可在一个智能卡或类似设备之上或之内，提供如此中描述的一个或多个电路。如此一个智能卡或类似设备可用于，例如ATM卡，身份证，储值卡，信用卡，移动电话，计算机访问控制，付费电视，和/或医学信息存储。
[0099]在本发明的某些实施例中，可在一个智能卡或类似设备之上或之内，提供如此中描述的一个或多个方法。如此一个智能卡或类似设备可用于，例如ATM卡，身份证，储值卡，信用卡，移动电话，计算机访问控制，付费电视，和/或医学信息存储。
[0100]为了更好的理解本发明以及它可能具有的许多优点，下述例子被举出。下述例子用于说明本发明的一些方法，应用，实施例及其改变。它们因而不被认为是本发明的任何限制。对于本发明，可进行的改变和修改不胜枚举。
[0101]例子I
[0102]根据本发明的实施例，图4是CXDL电路的实施的示意图。参考图4，使用了 MOSFETM1，M2，M11，M12和M13以作为如图1和图3A-3D中所示的开关。MOSFET M5用于作为电容Cl。MOSFET M3，M4，M6，M7, M8 和 MlO 作为一静态逻辑“AND 门”。
[0103]在第一阶段内，MOSFET Ml，M2，Mll和Ml2不能(被关闭)从电容M5中去耦逻辑块和电源。紧接着，M13可以(被打开)连接M5的栅极至M5的源极和漏极，因而允许M5放电。
[0104]在第二阶段内，M2，Mll和M13不能从逻辑块中去耦M5。MOSFET Mll和M12随后可以连接M5至电源线VDD和VSS，因而允许M5充电。
[0105]在第三阶段内，MOSFET Ml，M2和M13不能从电源线VDD和VSS中断开M5。紧接着，MOSFET M2和Mll被启用，因而连接M5至逻辑块。
[0106]在第四阶段内，如果可以，输入A和B被允许转换，并且允许逻辑块内的逻辑状态的转换所需要的电量源于M5。应当注意，逻辑快内每个PMOS器件的基极连接内部接线端(CP_RL)，并且逻辑快内每个PMOS器件的基极连接内部接地端(CP_GD)。每根供电线，例如CP_RL和CP_GD，位于每个CXDL逻辑单元内，并可连接至一个更大的CXDL块内的另一个CCDL逻辑单元内的相应的供电线。因此，在一个CCDL操作周期内，逻辑单元内的器件和它们的基极连接可交替的悬空，例如在第一和第二阶段，并随后连接供给电容M5，例如在第三和第四阶段。在逻辑转换期间基极的隔离移除了电流流入为一个CCDL单元供电的电源的重要路径，其中电流在逻辑快内发生转换时产生。
[0107]图中还未描述的是MOSFET M9。一个组件，例如M9可以在某些实施例中出现。这里，M9用于存储一些电量，以在逻辑块从电荷存储器件中断开时，帮助维持在CP_RL和CP_⑶电压电势差。
[0108]例子2
[0109]图5显示了一个CXDL逻辑块的时钟序列。信号SL_CLK代表了至一个CXDL单元的输出，输出可引起逻辑转换。信号CLKl和CLKlB的转换从供给电容和电源中断开逻辑块。决定一个CCDL单元或一个基于CCDL的电路块的最大运行速度的限制因素是所有在CCDL块内的逻辑转换的必要性决定的，其中逻辑转换在CLKl和CLKlB信号从为逻辑块供电的供给电容中与CCDL单元内的逻辑块断开之前完成。
[0110]一旦CLKl和CLKlB信号从供给电容中去耦逻辑块，CLK3可转换并未供给电容放电。最后，CLK2和CLK2B信号转换，以允许供给电容被电源充电。应当注意，每个CLK信号的转换边缘不是重叠的。此非重叠的时钟抑制了，例如随时的耦合逻辑块的电源线或当电源盖的端点被短路时，连接电源线的电源盖。
[0111]例子3
[0112]图6中，检测了一个CXDL单元。此例子中，单元的放电开关利用了 NM