整个SDRAM60 (4GB的存储器容量)。
[0045]从以上来看，动作状态A?C中的电子设备100的消耗功率最小的动作状态是激活内核最少且可利用2GB的SDRAM60 (其余的2GB为DB)状态)的动作状态A。即，动作状态A是电子设备100的省电模式状态。另外，电子设备100的消耗功率最大的动作状态是多内核10可利用4GB的SDRAM60 (无DI3D状态的SDRAM60)的动作状态B。此外，动作状态C中的电子设备100的消耗功率比动作状态B中的该消耗功率小，比动作状态A中的该消耗功率大。
[0046]详细内容后述，但电子设备100以根据多内核10的处理负荷等变更上述的多个动作状态的方式构成。例如，在利用处理器的处理负荷大的应用程序的情况下，需要高的信息处理能力，因此，成为内核的使用率和动作频率高且可利用的存储器容量大的(4GB)动作状态B。另外，在利用处理器的处理负荷小的应用程序的情况下，成为内核的使用率和动作频率低且可利用的存储器容量小的(2GB)动作状态A。动作状态C是基于规定的条件从动作状态B向动作状态A转移时发挥中介作用的动作状态。
[0047]此外，动作状态A只要是多内核10可利用2GB的SDRAM60的状态即可，不限于如图2(a)所示的例子。例如，动作状态A也可以是如以下的图3所示的方式。
[0048]图3是用于说明根据实施方式I的电子设备100所具有的动作状态A的另一例的概念图。参照图3，动作状态A可以是多内核10通过控制器50A利用SDRAM60A、60B控制整个电子设备100的动作的情况(图3(a))，也可以是多内核10通过控制器50B利用SDRAM60C、60D控制整个电子设备100的动作的情况(图3(b))。
[0049]<消耗功率的降低效果>
[0050]图4是用于说明根据实施方式I的电子设备100的动作状态A (省电模式)中的消耗功率的降低效果的时序图。具体地说，图4(a)是以时间序列示出根据比较例的电子设备的多内核的动作、存储器容量和消耗功率的变化的图。图4(b)是以时间序列示出根据实施方式I的电子设备100的多内核10的动作、存储器容量和消耗功率的变化的图。此外，假定根据比较例的多内核的性能与多内核10的性能是同样的。
[0051]在此，根据比较例的多内核和多内核10具有限制电子设备的一部分动作的待机状态和正常控制电子设备的动作的激活状态。在待机状态中，这些多内核不需要控制构成电子设备的全部功能。例如，在待机状态中，电子设备100将包含多内核10的SOC (Systemon Chip:片上系统)内的不必要的块(block)的电源断开以及进行时钟门控处理。因此，待机状态中的电子设备100的消耗电流(数mA)与激活状态的该消耗电流(数百mA)相比大幅降低。
[0052]参照图4(a)可知，根据比较例的多内核在每次切换待机状态和激活状态时使存储器容量变化。即，根据比较例的多内核在激活状态时利用4GB的存储器，在待机状态时利用2GB的存储器并且使其余的2GB的存储器转移到DH)状态。
[0053]而另一方面，参照图4(b)，根据实施方式I的多内核10在省电模式(动作状态A)中，无论是待机状态或者激活状态，均利用2GB的存储器，维持其余的2GB的存储器的DPD状态。因此，与多内核10相比，根据比较例的多内核在从待机状态变为激活状态时，处理时间长了存储器容量的切换所需要的时间Tl。同样地，与多内核10相比，根据比较例的多内核在从激活状态变为待机状态时，处理时间长了存储器容量的切换所需要的时间T2。因此，多内核10与根据比较例的多内核相比，能够降低T1+T2的处理时间这部分的消耗电流。
[0054]在此，在智能手机等电子设备中，按每2?3秒与基站等进行通信。因此，即使用户在一定时间内未进行任何操作而多内核变为了待机状态，也会由于与基站等的通信而立刻恢复为激活状态。即，多内核会频繁重复待机状态和激活状态。因此，与搭载每次切换待机状态/激活状态时均切换存储器容量的根据比较例的多内核的电子设备相比，搭载无论是待机状态或者激活状态均不切换存储器容量的多内核10的电子设备100整体上能够降低消耗功率。
[0055]此外，虽然在多内核10中，在动作状态B与动作状态A之间转变时也切换存储器容量，但除非是用户刻意而为，否则不会突然从待机状态转变为高性能的动作状态B。至少不会由于与基站等的通信而导致从待机状态转变为动作状态B。因此，电子设备100与搭载有根据比较例的多内核的电子设备相比，能够实现低消耗功率化。
[0056]另外，根据实施方式I的电子设备100在动作状态A中，即使多内核10是激活状态，可利用的存储器容量也会是2GB (其余的2GB为DH)状态)。但是，由于动作状态A本来就是不要求处理器的处理能力的状况中的动作状态，因此，无论是激活状态或者待机状态均将存储器容量维持为2GB所带来的坏处(用户感觉到的性能下降)小，而所带来的能够降低消耗功率的益处大。
[0057]<动作状态的转变>
[0058]图5是用于说明根据实施方式I的电子设备100的动作状态的转变的时序图。参照图5来说明电子设备100从动作状态A转变到动作状态B的情形。在动作状态A中，电子设备100在多内核10的处理负荷变为规定的阈值A以上(例如，内核11的使用率为70%以上且动作频率为900MHz以上)的情况下，开始向高性能的动作状态B转变。具体地说，多内核10使内核13成为激活状态而将激活内核的数量增加到3个来增大处理能力(也可以是使激活内核的数量为4个的情况)。然后，多内核10使转移到DH)状态的2GB的SDRAM60恢复为正常状态。电子设备100转变为多内核10利用4GB的SDRAM60的动作状态B。此夕卜，在从动作状态A向动作状态B转变过程中，会临时产生多内核10利用2GB的SDRAM60进行电子设备100的动作控制的动作状态D。
[0059]接着，说明电子设备100从动作状态B转变到动作状态A的情形。在动作状态B中，电子设备100在多内核10的处理负荷变为小于规定的阈值B(例如，内核11的使用率小于70%且动作频率小于900MHz)的情况下，开始向低性能的动作状态A转变。具体地说，多内核10使内核13成为非激活状态而将激活内核的数量减少为2个(也可以是使激活内核的数量为I个(仅内核11)的情况。)此时，电子设备100从动作状态B转变到动作状态Co
[0060]然后，当满足规定的条件时，多内核10使可利用的4GB的SDRAM60中的2GB的SDRAM60转移到DH)状态。具体地说，多内核10在判断为自身的处理负荷小于规定的阈值C (例如，激活的内核11、12的使用率小于70 %且动作频率小于900MHz)的情况下，基于控制器50的状态，使2GB的SDRAM60转移到DB)状态。详细地说，多内核10在判断为自身的处理负荷小于阈值C且基于控制器50的状态寄存器判断为控制器50未访问SDRAM60的空闲状态的情况下，使2GB的SDRAM60转移到DB)状态。这样，电子设备100从动作状态C转变为多内核10利用2GB的SDRAM60进行电子设备100的动作控制的动作状态A。
[0061]接着，说明根据实施方式I的电子设备100的动作状态的另一转变例。
[0062]图6是用于说明根据实施方式I的电子设备100的动作状态的转变的另一时序图。参照图6，电子设备100从动作状态A转变到动作状态B的情形、从动作状态B转变为动作状态C的情形，与图5的例子是同样的，因此，不重复其详细说明。
[0063]如图6所示，可知在从动作状态C转变为动作状态A的情形中，与图5的时序图相比，动作状态C的期间较长。即，从开始使2GB的SDRAM60向DB)状态转移的处理到该处理结束为止的时间较长。这是因为，多内核10会确认包括自身在内的所有的总线主控器的处理负荷，在这些处理负荷小于规定的阈值的情况下，使2GB的SDRAM60向DB)状态转移。
[0064]具体地说，多内核10在判断为包括自身在内的其它所有的总线主控器的处理负荷均小于对各个总线主控器来说已最佳化的规定的阈值的情况下，基于控制器50的状态，使2GB的SDRAM60转移到DB)状态。详细地说，多内核10判断是否满足以下的(I)和(2)的条件:(1)多内核10的处理负荷小于阈值C ; (2)其它总线主控器各自的处理负荷均小于对各个总线主控器设定的阈值Cx。然后，多内核10在满足(I)和(2)的条件且基于控制器50的状态寄存器判断为控制器50是空闲状态的情况下，使2GB的SDRAM60转移到DB)状态。这样，电子设备100从动作状态C转变为动作状态A。总线主控器例如是搭载于电子设备100的调制解调器等通信接口 70。此外，总线主控器也可以是GPU (Graphics ProcessingUnit:图形处理单元)。
[0065]<处理次序>
[0066]图7是示出根据实施方式I的电子设备100的SDRAM容量的控制处理的流程图。以下的各步骤基本上是多内核10通过执行存储于非易失性存储器30的程序来实现的。
[0067]参照图7，电子设备100在维持动作状态A时(步骤S102)，判断多内核10的处理负荷是否是规定的阈值A以上(步骤S104)。具体地说，多内核10基于内核的使用率、内核的动作频率、激活的内核的数量中的至少任一种进行该判断。例如，多内核10在内核11的使用率为70%以上且内核11的动作频率为900MHz且激活的内核的数量为2个以上(例如，内核11、12激活)的情况下，判断为该处理负荷是阈值A以上。
[0068]在多内核10的处理负荷不是阈值A以上的情况下(步骤S104中为“否”)，电子设备100重复从步骤S102开