双主机嵌入式共享装置控制器的制造方法
【专利说明】
[0001 ] 优先权申请
[0002] 本申请要求于2013年3月13日提交的题为"双主机嵌入式共享装置控制器（DUAL HOST EMBEDDED SHARED DEVICE CONTROLLER)" 的美国专利申请序列号 13/798, 803 的优先 权，该申请以其整体通过引用并入本文。
技术领域
[0003] 本公开一般涉及多处理器领域，并且特别涉及由双主机共享装置控制器提供的功 能。
【背景技术】
[0004] 许多便携式产品例如蜂窝电话、膝上型计算机、个人数据助理（PDA)等利用执行 程序例如通信程序和多媒体程序的处理系统。用于此类产品的处理系统可包含多个处理 器、用于存储指令和数据的包含多级高速缓存的复合存储器系统、控制器、外围装置例如通 信接口，以及配置在例如单个芯片上的固定功能逻辑块。
[0005] 在包含智能手机、平板计算机等的多处理器便携式系统中，可使用应用处理器协 调在数个嵌入式处理器之间的操作。主应用处理器也可提供对存储元件例如嵌入式或可移 除非易失性存储器模块和磁盘驱动器的存取端口。其它嵌入式处理器可专用于特定的实时 操作，例如调制解调器控制处理器、音频信号处理器等。嵌入式处理器中的每个可操作它们 自身的文件系统，它们自身的文件系统可具有与其专用功能关联的特定时间约束。此类多 处理器系统也可被要求共享存储器存储，例如嵌入式存储器和可移除非易失性存储器模块 或磁盘驱动器。然而，由于在子系统之间的相关性提高和进程间通信（IPC)开销增加，因此 在共享非易失性存储器存储装置各自具有通过主控制处理器可存取的单端口的系统中，在 来自特定处理器中的专用功能的存储器存取中可经历过度过多延时。而且，在此类系统中 的调试可变得不可接受地复杂。
【发明内容】
[0006] 在其几个方面之间，本公开认识到提供用于每个嵌入式处理器的更有效的方法和 设备是有利的，从而能够直接独立存取非易失性存储器，而无需使通过应用处理器使存取 集中。而且，提供用于通过第二处理器进行一个处理器的握手和抢先操作的更有效的方法 和设备是有利的，以处理时间临界事件。为此，本发明的实施例提出了用于由第二处理器抢 先于第一处理器的方法。第一处理器从非易失性存储器装置中存取数据块，共享非易失性 存储器装置通过直接存取由第一处理器和第二处理器共享。向第一处理器发布门铃中断， 以请求抢先于第一处理器对共享非易失性存储器装置的操作。抢先于第一处理器的数据块 存取，以发起第二处理器的存储器存取。
[0007] 另一个实施例提出了允许两个处理器独立存取共享装置的设备。第一处理器耦合 到共享装置并且经配置具有对第一组影子寄存器的独占存取权限。第二处理器耦合到共享 装置并且经配置具有对第二组影子寄存器的独占存取权限。具有信号量状态机的共享装置 控制器经配置以在授予信号量给所述第一处理器时，将第一组影子寄存器映射到共享地址 空间，并且在授予信号量给第二处理器时，将第二组影子寄存器映射到共享地址空间。
[0008] 另一个实施例提出了用于两个处理器独立存取共享装置的方法。响应第一处理器 获取信号量，将第一影子寄存器映射到共享地址，其中第一处理器将第一值写入在共享地 址处的第一影子寄存器。响应在第一处理器对共享装置的第一操作完成时信号量被释放， 去除第一影子寄存器与共享地址的链接。响应第二处理器获取信号量，将第二影子寄存器 映射到共享地址，其中第二处理器将第二值写入在共享地址处的第二影子寄存器。响应在 第二处理器对共享装置的第二操作完成时信号量被释放，去除第二影子寄存器与共享地址 的链接，其中在第二操作完成时，第一值在第一影子寄存器中无变化，并且第二值在第二影 子寄存器中无变化。
[0009] 另一个实施例提出了用于电力控制的方法。响应接收到缺乏对在第一处理器控制 下且由多个处理器共享的存储器装置的存取权限的指示，减小对存储器装置的供电电压。 响应接收到多个处理器中的另一个处理器的存储器存取请求，将供电电压返回到处于第一 处理器控制下的操作电平。
[0010] 另一个实施例提出了用计算机可读程序数据和代码编码的计算机可读非暂时性 媒体。响应第一处理器获取信号量，将第一影子寄存器映射到共享地址，其中第一处理器将 第一值写入在共享地址处的第一影子寄存器。响应在第一处理器对共享装置的第一操作完 成时信号量被释放，去除第一影子寄存器与共享地址的链接。响应第二处理器获取信号量， 将第二影子寄存器映射到共享地址，其中第二处理器将第二值写入在共享地址处的第二影 子寄存器。响应在第二处理器对共享装置的第二操作完成时信号量被释放，去除第二影子 寄存器与共享地址的链接，其中在第二操作完成时，第一值在第一影子寄存器中无变化，并 且第二值在第二影子寄存器中无变化。
[0011] 另一个实施例提出了用计算机可读程序数据和代码编码的计算机可读非暂时性 媒体。由第一处理器从非易失性存储器装置中存取数据块，共享非易失性存储器装置通过 直接存取由第一处理器和第二处理器共享。向第一处理器发出门铃中断，以请求抢先于第 一处理器对共享非易失性存储器装置的操作。抢先于第一处理器的数据块存取，以发起第 二处理器的存储器存取。
[0012] 进一步的实施例提出了允许两个处理器独立存取共享装置的设备。用于第一处理 器的装置使第一处理器存取共享装置并且具有对第一组影子寄存器的独占存取权限。用于 第二处理器的装置使第二处理器存取共享装置并且具有对第二组影子寄存器的独占存取 权限。用于共享装置控制器的装置使共享装置控制器在授予信号量给第一处理器时将第一 组影子寄存器映射到共享地址空间，且在授予信号量给第二处理器时将第二组影子寄存器 映射到共享地址空间。
[0013] 应理解，所属领域的技术人员从以下详细描述将容易明白本发明的其它实施例， 其中借助于说明来展示和描述本发明的各种实施例。将认识到，本发明能够具有其它及不 同实施例且其若干细节能够在各种其它方面加以修改，以上所有均不脱离本发明的精神及 范围。因此，附图和【具体实施方式】应被视为本质上是说明性的而不是限制性的。
【附图说明】
[0014] 本发明的各方面在附图中以实例方式说明并且不是以限制方式说明，其中：
[0015] 图1示出在可有利采用的调制解调器子系统中满足实时约束的多处理器子系统 的实施例；
[0016] 图2A示出在多处理器数据事务中存取数据的进程的实施例；
[0017] 图2B示出在多处理器子系统中抢先数据事务以便服务于实时任务的进程的实施 例；
[0018] 图3示出支持数据事务抢先以便服务于实时任务的信号量状态机的实施例；以及
[0019] 图4示出具有处理器复合体的便携式装置，处理器复合体经配置满足调制解调器 子系统的实时要求。
【具体实施方式】
[0020] 下文结合附图阐述的【具体实施方式】旨在作为对本发明的各种示例性实施例的描 述，且并非旨在表示可在其中实践本发明的仅有实施例。为提供对本发明的全面理解的目 的，【具体实施方式】包含特定细节。然而，本领域的技术人员将明白，可在无这些特定细节的 情况下实践本发明。在某些情况下，为避免模糊本发明的概念，以框图形式来展示众所周知 的结构和组件。
[0021] 为解决问题例如在来自专用功能特定处理器的存储器存取中的过多延时，可以为 共享非易失性存储器模块实施多端口存储器软件和硬件设计。例如，具有临界延时要求的 专用处理器，例如调制解调器控制处理器，可存取与主机控制处理器的存储器存取端口分 离的第二存储器端口。由于不要求在单存取端口设计中的调制解调器控制处理器通过主机 控制处理器进行用管线传送的存取，多端口设计减小了从共享非易失性存储器模块中存取 数据的延时，并且因此避免了耗时的进程间通信（IPC)程序。
[0022] 另外，共享存储器模块的多个处理器可使用请求页面调度和其它此类快速存取技 术。例如，系统操作情境可包含主机控制处理器，当在调制解调器处理器中发生时间临界事 件时，主机控制处理器从可移除存储器模块中存取大数据块。在多端口存储器系统中，调制 解调器处理器抢先于主机控制处理器，允许调制解调器处理器快速存取在可移除存储器模 块中的数据，从而减少时间临界事件的存储器存取时间。抢先可有利地使用由寻求存取的 处理器请求并在被抢先的处理器中发起的门铃中断。与无门铃中断的请求大量IPC相比， 使用门铃中断使得实现来自应用进程的更快的响应。而且，共享非易失性存储器参数例如 装置状态和操作模式信息可存储在可由寻求存取的处理器存取的单独存储器中，用于在已 经授予存取权限之后使用。在抢先之后，存取权限归还给应用（主机控制）处理器，并且主 机控制处理器可再继续存取或者可重新开始大数据块的存取。处理器的存取控制利用由信 号量原子控制机制支持的硬件，如下文更详细描述。
[0023] 使用先进先出（FIFO)存储器，或优先队列，例如为用于存储器存取的在处理器之 间的更快的转换提供硬件支持，也可缓冲在多个处理器之间的存取请求。共享非易失性存 储器模块的电力控制包含至少一个不活动定时器，以指示对共享非易失性存储器模块的供 电电压何时可以安全减小或关闭。通过共享存储器的处理器中的任一者，电源可重新启动， 从而允许快速存取数据。具有不同长度的第二不活动定时器可用于支持错误恢复过程。在 多处理器系统中，在具有信号量锁的处理器存取共享非易失性存储器装置，并且第二不活 动定时器已经超时的指示被接收在控制处理器中的情况下，控制处理器发起对非易失性存 储器控制器的错误恢复过程，以自由存取共享非易失性存储器装置。复位具有信号量锁的 处理器，释放信号量锁，并且任选地，重新初始化共享非易失性存储器装置。
[0024] 在具有调制解调器子系统的处理器中可适当地采用本发明的实施例。图1示出在 调制解调器子系统中满足实时约束的多处理器子系统100的