所述双向数据总线上接收到的所述信号未被终接时禁用所述电压源。8.如权利要求1所述的方法，其特征在于，进一步包括: 停止所述第二信号的发送； 在停止所述第二信号的所述发送之后，在所述第二设备处禁用所述第二终接逻辑，并且将所述第二设备的所述参考电压从所述第二电平移至所述第一电平；以及 在所述第二设备处禁用所述终接逻辑之后，以所述第一速度将所述第一信号从所述第一设备发送到所述第二设备。9.如权利要求1所述的方法，其特征在于，包括提供控制器并且使用所述控制器来控制所述第一终接逻辑和所述第二终接逻辑，其中控制所述第一终接逻辑包括将二进制电压表示写入寄存器。10.如权利要求1所述的方法，其特征在于，所述第一终接逻辑包括电阻器以及用于将所述电阻器连接到电压源的开关，所述方法包括当在所述第一设备处在所述双向数据总线上接收到的信号未被终接时禁用所述电压源。11.如权利要求1所述的方法，其特征在于，启用所述第二终接逻辑包括将第一控制信号从所述第一设备发送到所述第二设备。12.如权利要求1所述的方法，其特征在于，所述第一设备包括存储器控制器，并且所述第二设备是动态随机存取存储器(DRAM)设备。13.如权利要求1所述的方法，其特征在于， 所述第一设备包括存储器控制器，并且所述第二设备是存储器设备， 其中所述第一终接逻辑包括存储器接口上的ODT逻辑，并且所述第二终接逻辑包括所述存储器设备处的第二 ODT逻辑，以及 其中启用所述第二终接逻辑包括将第一控制信号从所述存储器接口发送到所述第二ODT逻辑。14.一种系统，包括: 存储器接口； 通过控制总线和双向数据总线连接到所述存储器接口的存储器设备； 用于选择性地终接所述存储器接口处在所述双向数据总线上接收到的信号的第一终接逻辑； 用于选择性地终接在所述存储器设备处在所述双向数据总线上接收到的信号的第二终接逻辑； 用于选择性地终接在所述存储器设备处在所述控制总线上接收到的信号的第三终接逻辑； 用于向所述存储器接口提供第一参考电压以及用于向所述存储器设备提供第二参考电压的参考电压生成器；以及 用于选择性地启用所述第一终接逻辑和所述第二终接逻辑以及所述第三终接逻辑，并且用于控制所述第一参考电压和所述第二参考电压以及用于控制所述存储器接口与所述存储器设备之间在所述双向数据总线上的数据传输的控制器， 其中所述控制器配置成基于在所述存储器接口处在所述双向数据总线上接收到的信号的速度来选择性地启用所述第一终接逻辑，并且基于在所述存储器设备处在所述双向数据总线上接收到的信号的速度来选择性地启用所述第二终接逻辑，并且基于在所述存储器设备处在所述控制总线上接收到的信号的速度来选择性地启用所述第三终接逻辑，并且使得所述参考电压发生器在所述第一终接逻辑被启用时向所述存储器接口提供所述第一参考电压，并在当所述第一终接逻辑未被启用时向所述存储器接口提供不同于所述第一参考电压的第二参考电压，以及在所述第三终接逻辑被启用时向所述存储器设备提供第三参考电压，并在所述第三终接逻辑未被启用时向所述存储器设备提供不同于所述第三参考电压的第四参考电压，并且在启用或禁用所述第一终接逻辑之前且在启用或禁用所述第二终接逻辑之前停止所述双向数据总线上的话务。15.如权利要求14所述的系统，其特征在于，所述第一终接逻辑包括所述存储器接口上的ODT逻辑，其中所述第二终接逻辑包括所述存储器设备上的ODT逻辑并且其中所述第三终接逻辑包括OBT逻辑。16.如权利要求14所述的系统，其特征在于，所述控制器控制在所述存储器设备处在所述双向数据总线上接收到的信号的速度。17.如权利要求14所述的系统，其特征在于，所述参考电压生成器包括具有高阻抗梯的有源缓冲器。18.如权利要求14所述的系统，其特征在于，包括处理器，所述处理器包括所述控制器和所述存储器接口。19.如权利要求14所述的系统，其特征在于，所述系统被集成在至少一个半导体管芯中。20.一种设备，所述设备选自包括机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元和计算机的组，所述设备包括如权利要求14所述的系统。21.一种系统，包括: 将第一设备连接到第二设备的双向数据总线； 用于选择性地终接在所述第一设备处在所述双向数据总线上接收到的信号的第一终接装置； 用于选择性地终接在所述第二设备处在所述双向数据总线上接收到的信号的第二终接装置； 用于在所述双向数据总线上以第一速度将第一信号从所述第一设备发送到所述第二设备的装置； 用于停止所述第一信号的发送的装置； 用于在停止所述第一信号的所述发送之后，启用所述第二终接装置并且将所述第二设备的参考电压从第一电平移至第二电平的装置； 用于在所述第二设备处启用所述第二终接装置之后，在所述双向数据总线上以大于所述第一速度的第二速度将第二信号从所述第一设备发送到第二设备的装置；以及 用于基于在所述第一设备处在所述双向数据总线上接收到的信号的速度来控制所述第一终接装置的装置。22.如权利要求21所述的系统，其特征在于，包括提供用于选择性地终接在所述第二设备处在控制总线上接收到的信号的第三终接装置。23.如权利要求21所述的系统，其特征在于，包括: 用于停止所述第二信号的发送的装置； 用于在停止所述第二信号的所述发送之后，禁用所述第二终接装置并且将所述第二设备的参考电压从所述第二电平移至所述第一电平的装置； 用于在禁用所述第二终接装置之后以所述第一速度将所述第一信号从所述第一设备发送到所述第二设备的装置。24.—种控制将第一设备连接到第二设备的至少一个总线上的信号终接的方法，所述方法包括: 用于通过双向数据总线将所述第一设备连接到所述第二设备的步骤； 用于提供用于选择性地终接在所述第一设备处在所述双向数据总线上接收到的信号的第一终接逻辑的步骤； 用于提供用于选择性地终接在所述第二设备处在所述双向数据总线上接收到的信号的第二终接逻辑的步骤； 用于在所述双向数据总线上以第一速度将第一信号从所述第一设备发送到所述第二设备的步骤； 用于停止所述第一信号的发送的步骤； 在停止所述第一信号的所述发送之后，用于启用所述第二终接逻辑并且将所述第二设备的参考电压从第一电平移至第二电平的步骤； 在所述第二设备处启用所述第二终接逻辑之后，用于在所述双向数据总线上以大于所述第一速度的第二速度将第二信号从所述第一设备发送到第二设备的步骤；以及 用于基于在所述第一设备处在所述双向数据总线上接收到的信号的速度来控制所述第一终接逻辑的步骤。25.如权利要求24所述的系统，其特征在于，包括用于选择性地终接在所述第二存储器设备处在控制总线上接收到的信号的步骤。26.如权利要求24所述的系统，其特征在于，包括: 用于停止所述第二信号的发送的步骤； 用于在停止所述第二信号的所述发送之后，禁用所述第二终接逻辑并且将所述第二设备的参考电压从所述第二电平移至所述第一电平的步骤； 用于在所述第二设备处禁用所述终接逻辑后以所述第一速度将所述第一信号从所述第一设备发送到所述第二设备的步骤。27.—种实施指令的非瞬态计算机可读介质，所述指令在由计算机执行时，使得所述计算机控制将第一设备连接到第二设备的至少一个总线上的信号终接，所述控制通过以下步骤实现: 选择性地终接在所述第一设备处在所述双向数据总线上接收到的信号； 选择性地终接在所述第二设备处在所述双向数据总线上接收到的信号； 使得所述第一设备在所述双向数据总线上以第一速度将第一信号从所述第一设备发送到所述第二设备； 使得所述第一设备停止所述第一信号的发送； 在使得所述第一设备停止所述第一信号的发送之后，将所述第二设备的参考电压从第一电平移至第二电平； 在所述第二设备处启用所述第二终接逻辑之后，使得所述第一设备在所述双向数据总线上以大于所述第一速度的第二速度将信号从所述第一设备发送到所述第二设备；以及基于在所述第一设备处在所述双向数据总线上接收到的信号的速度来控制所述第一终接逻辑。
【专利摘要】一种控制信号终接的方法包括提供用于选择性地终接在第一设备处在双向数据总线上接收到的信号的第一逻辑，提供用于选择性地终接在第二设备处在该双向数据总线上接收到的信号的第二逻辑，在该双向数据总线上以第一速度将第一信号从第一设备发送到第二设备，停止第一信号的发送，在停止第一信号的发送之后，启用第二逻辑并且将第二设备的参考电压从第一电平移到第二电平，在第二设备处启用了第二逻辑之后，在该双向数据总线上以更高速度将第二信号从第一设备发送到第二设备，并且基于在第一设备处在该双向数据总线上接收到的信号的速度来控制第一逻辑。
【IPC分类】G06F13/40
【公开号】CN105190584
【申请号】CN201480012111
【发明人】D·T·全, S·S·赛斯, J·D·伊顿, V·R·卡普, V·阿罗拉, V·斯里尼瓦斯, M·A·穆尼尔, I·D·波克
【申请人】高通股份有限公司
【公开日】2015年12月23日
【申请日】2014年3月6日
【公告号】EP2965217A1, US9088445, US9246716, US20140253173, US20150194959, WO2014138477A1