器Ul的ICext，施密特触发器Ul的VCC脚连接电源端（3V)。所 述施密特触发器Ul采用74LV123系列的芯片，具体型号可为SN74LV123ANSR。
[0026] 从图3所示的施密特触发器的输入输出时序波形图中可以看出，施密特触发器Ul 的IB脚会影响最终波形输出。本实施例只需使用施密特触发器Ul的一个输入脚丨和一 个输出脚垣。IB脚(另一输入脚）为上升沿触发，此处不使用，可悬空；为了整个电路的稳 定输出，较佳地可将IB脚一直置高即可。则所述转换单元20还包括第二电阻R2,所述第二 电阻R2的一端连接施密特触发器Ul的IB脚，第二电阻R2的另一端连接电源端。
[0027]为了确保施密特触发器Ul工作的稳定性，所述转换单元20还包括第一电容Cl，所 述第一电容Cl的一端连接施密特触发器Ul的VCC脚、延时电阻Rext的另一端和电源端， 第一电容Cl的另一端接地。通过第一电容Cl的滤波可使施密特触发器Ul的工作电压稳 定，从而提高波形信号转换的稳定。
[0028] MCU在写时若输出方波型的写信号给施密特触发器U1，施密特触发器Ul的脚 为下降沿触发，IQ脚立即置高，111脚的波形与IQ脚反向为低电平。由于^脚为清零功 能，接收到低电平的脉冲后将Rext/Cext置1以及输出的IQ脚置为0。此处不使用 脚，悬空。则IQ脚输出的高电平会由Rext/Cext的放电充电过程决定。也即是说^|4脚输 入一个脉冲波形，在脉冲的下降沿，施密特触发器Ul的适脚变为低电平。低电平的延时时 间由延时电阻Rext的阻值和延时电容Cext的容值决定。如设置延时时间为10mS，Sg#P 只有一个脉冲，无连续的下降沿，IOmS后垣脚的输出会自动翻转为高电平，直到再次检测 到_:脚的下降沿。如果卩脚持续输入间隔小于IOmS的多个脉冲，则有多个下降沿。检测 到第一个下降沿时迈脚输出低电平并延时，在IOmS内又检测到一个下降沿，则保持脚 为低电平并维持新的低电平延时。在IOmS内再检测到一个下降沿，则继续保持低电平并维 持新的延时。直到最后一个下降沿，保持P脚为低电平并维持IOmS的低电平延时后，自动 翻转为高电平。如图3所示，则Ig脚为低电平的时间T=Tw+Trr，Tw为低电平的延时时间，Trr为一个脉冲周期(具体从一个下降沿开始至下一个下降沿结束)。
[0029] MCU的I/O脚输出高电平或低电平时，施密特触发器Ul的P脚均输出高电平。这 样可获得图4所示的数据保护电路的逻辑时序图。其中，W/R表示可读可写，R表示只能读。 当I/O引脚输出方波，在第一个方波脉冲的下降沿施密特触发器输出低电平给外部EEPROM 存储芯片的读写控制脚WP，此时MCU可对外部EEPROM存储芯片进行写操作或读操作。最后 一个下降沿，施密特触发器输出保持低电平并延时一段时间后自动翻转变为高电平，此时 MCU仅能对外部EEPROM存储芯片进行读操作。
[0030] 基于上述的存储芯片的数据保护电路，本发明实施例还提供一种存储芯片的数据 保护方法，请参阅图5,所述数据保护包括： S100、上电后，MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号并执 行步骤S200,否则输出电平信号并执行步骤S300 ; S200、转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写 操作； S300、转换单元根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储 芯片的写操作。
[0031] 其中，在所述步骤S200之后，即启动外部EEPROM存储芯片的写操作后，MCU写入 数据之前，还需对数据进行校验，之后分别写入外部EEPROM存储芯片的读写区和备份区， 并在MCU内部FLASH存储器中存储原始的数据。
[0032] 在所述步骤S300之后，即启动读操作需要读取外部EEPROM存储芯片的数据时， MCU同时读取读写区和备份区的数据，并与FLASH存储器中的数据进行比对，当三个区域的 数据相同时，则可认为数据正确；若任一个或两个区域的数据与其他不同，则MCU调用备份 区的数据更新不同（即错误）的数据。在具体实施时，MCU判断任一个或两个区域的数据与 其他不同时，还可显三个区域的数据，并对不同的地方进行标注，提示用户由用户判断数据 的正确性。已用户确认的数据更新不同的数据。
[0033] 通过分区和校验大大提高了数据的可靠性，降低了由于干扰对数据产生的影响。
[0034] 综上所述，本发明提供的存储芯片的数据保护电路及其方法，通过将MCU现有的 电平的写信号改进为波形的写信号，由施密特触发器将波形式的写信号转换成低电平的写 信号后控制外部EEPROM存储芯片的读写控制脚；施密特触发器还将MCU的其他电平信号转 换高电平的读信号，控制外部EEPROM存储芯片只读不写；从而可避免MCU程序跑飞或外部 干扰时，进行错误的写操作而修改数据。并且，将外部EEPROM存储芯片分成读写区和备份 区，有效防止MCU死机时对存储芯片数据的修改，大大降低外界干扰对芯片的影响。
[0035] 可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发 明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保 护范围。
【主权项】
1. 一种存储芯片的数据保护电路，其特征在于，包括MCU、转换单元和外部EEPROM存储 芯片； 所述MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号，否则输出电 平信号；转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写操 作；转换单元还根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯片 的写操作。2. 根据权利要求1所述的存储芯片的数据保护电路，其特征在于，所述转换单元包括 施密特触发器、第一电阻、延时电阻和延时电容；所述施密特触发器的Ll脚连接MCU的I/O 脚，施密特触发器的15脚连接外部EEPROM存储芯片的WP脚和第一电阻的一端，第一电阻 的另一端连接电源端，施密特触发器的IRext脚连接延时电阻的一端和延时电容的一端， 延时电阻的另一端连接电源端，延时电容的另一端连接施密特触发器的，施密特触发器的 VCC脚连接电源端。3. 根据权利要求2所述的存储芯片的数据保护电路，其特征在于，所述转换单元还包 括第二电阻，所述第二电阻的一端连接施密特触发器的IB脚，第二电阻的另一端连接电源 端。4. 根据权利要求2所述的存储芯片的数据保护电路，其特征在于，所述MCU的I/O脚输 出方波时，施密特触发器在第一个方波脉冲的下降沿输出低电平给外部EEPROM存储芯片 的WP脚； 若在延时时间内无其他方波脉冲，则所述低电平维持延时时间后自动翻转为高电平； 若在延时时间内有其他方波脉冲，每检测一个下降沿，施密特触发器输出低电平并延 时，直至最后一个方波的下降沿，施密特触发器输出低电平并维持延时时间后自动翻转为 高电平。5. 根据权利要求1所述的存储芯片的数据保护电路，其特征在于，所述外部EEPROM存 储芯片设置有用于存储数据的读写区和备份区，MCU内部设置有用于存储数据的FLASH存 储器。6. -种采用权利要求1所述的存储芯片的数据保护电路的数据保护方法，其特征在 于，包括： A、 上电后，MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号并执行步 骤B，否则输出电平信号并执行步骤C; B、 转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写操 作； C、 转换单元根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯 片的写操作。7. 根据权利要求6所述的数据保护方法，其特征在于，在所述步骤B之后，还包括：MCU 写入数据之前，对数据进行校验，之后分别写入外部EEPROM存储芯片的读写区和备份区， 并在MCU内部FLASH存储器中存储原始的数据。8. 根据权利要求7所述的数据保护方法，其特征在于，在所述步骤C之后，还包括： Cl、MCU读取数据时，同时读取读写区和备份区的数据，并与FLASH存储器中的数据进 行比对； C2、判断三个区的数据相同时，则识别数据正确并输出；若任一个区或两个区的数据与 其他不同，则MCU调用备份区的数据更新不同的数据。
【专利摘要】本发明公开了一种存储芯片的数据保护电路及其方法，数据保护电路包括MCU、转换单元和外部EEPROM存储芯片；通过MCU判断接收到控制指令是否为写数据指令，是则输出波形写信号，否则输出电平信号；转换单元根据所述波形写信号输出电平写信号启动外部EEPROM存储芯片的写操作；转换单元还根据所述电平信号输出电平读信号启动读操作，禁止外部EEPROM存储芯片的写操作；通过改变写数据指令的信号形式，从而避免了现有MCU程序跑飞或外部干扰时输出错误的写信号修改数据，大大降低外界干扰对芯片的影响。
【IPC分类】G11C16/22, G06F11/16
【公开号】CN105224425
【申请号】CN201510619769
【发明人】符长林, 胡孝平
【申请人】深圳市共济科技有限公司
【公开日】2016年1月6日
【申请日】2015年9月25日