纳米工艺下多级门控时钟网络优化方法
【技术领域】
[0001] 本发明属于电子技术领域，具体涉及一种纳米工艺下多级门控时钟网络优化方 法。
【背景技术】
[0002] 纳米工艺下，晶体管特征尺寸的降低对制造工艺提出更加苛刻的要求，以前可以 忽略的各种效应日渐突出，其中工艺、电压和温度对芯片的性能、功能和稳定性的影响越来 越明显。为保证制造出来的芯片能适应各种工作环境，需要在设计过程中就把可能造成的 影响考虑进去，即在进行静态时序分析时考虑工艺、电压和温度对单元和互连线延时的影 响，具体操作过程中主要分两部分进行考虑：
[0003] (1)片上误差（OCV，on-chipvariation)
[0004] 片上误差是指由于工艺、电压和温度的变化，导致芯片上输入信号翻转时间和负 载都相同的单元其延时却不同。片上误差对时钟路径和数据路径上的单元有着相同的影 响，在静态时序分析时为了分析和建模方便，将片上误差带来的影响引入到时钟路径上，由 此增加了时钟偏差。
[0005] (2)多模式多端角（MMMC，multi-modemulti-corner)
[0006] 不同的工艺和环境下金属的电容和电阻不尽相同，进而影响抽参结果，导致单元 及互连线延时不同。为保证芯片在不同的环境下都能正常工作，在设计过程中通常会设置 不同的分析模式和端角来涵盖芯片所有可能的工作环境，保证芯片在所有模式和端角下都 能达到时序收敛，这种分析方法即多模式多端角。
[0007] 考虑片上误差以及多模式多端角的分析方法增加了时钟偏差及其不确定性，进而 严重制约着时序的收敛，这就对芯片的时钟树综合提出更加苛刻的要求。由分析可知，增加 时钟公共路径所占比重可以很好的减小时钟偏差及其不确定性，因此现今的时钟树综合时 希望尽量的增加时钟公共路径所占比重。然而在低功耗设计中采用的门控时钟技术，在时 钟路径上添加了大量的门控时钟来关闭不需要工作的时序单元，这就大大降低了时钟公共 路径所占比重。设计的门控时钟级数越多，时钟公共路径所占比重越少，时钟偏差及其不确 定性继续恶化，时序更加难以收敛。
[0008] 宋卫卫等人提出的F_M算法，通过复制细粒度门控时钟，对含多级门控时钟的时 钟路径进行重组，在一定程度上增加了时钟上公共路径所占比重，但是对于含粗粒度门控 时钟结构效果不太明显。
[0009] SiongKiongTeng在IEEE上发表的"RegionalClockGateSplittingAlgorithm forClockTreeSynthesis"提出通过复制门控时钟，减少门控时钟的扇出，这样缩短了门 控时钟到其控制的时钟叶节点之间的本地时钟树的逻辑级数，减少了时钟非公共路径所占 比重，进而增加了时钟公共路径所占比重。该方法适用于一级门控时钟的设计，对于多级门 控时钟效果不明显。
[0010] 杨正强提出采用网状时钟结构进行时钟树综合，时钟根节点到时钟网格部分为整 个时钟树的公共路径，这部分所占比重非常可观，可以大大减少时钟偏差及其不确定性。然 而网状时钟结构同样只适用于无门控时钟或只有一级门控时钟的比较简单的时钟结构。 [0011] 以上方法均不同程度的增加了时钟公共路径所占比重，但是其只适用于结构单一 的时钟结构，对于多级门控时钟的设计效果有限。然而随着微电子产业的发展，多级门控时 钟的设计越来越普遍，如何减少这类设计的时钟偏差及其不确定性变得越来越棘手。
【发明内容】
[0012] 为解决上述技术问题，优化多级门控时钟网络，增加时钟公共路径所占比重，进而 减小时钟偏差及其不确定性，本发明所提出的技术方案如下：
[0013] -种纳米工艺下多级门控时钟网络优化方法，设门控时钟网络中共有N级门控时 钟，第η级中有Kn个门控时钟单元，η取值1，2,…，N，N为自然数，分别对η大于1级的门 控时钟单元进行降级处理，包括以下步骤：
[0014] (1)找出电路中所有的第2级门控时钟单元，共Κ2个；
[0015] (2)对第2级中的K/h门控时钟单元，断开其时钟端，分别连接至时钟根节点；
[0016] (3)对第2级中的1(2个门控时钟单元，根据其电平触发类型（高电平触发或者低 电平触发），在其使能端添加相应的逻辑门组；将原电路中的使能信号连接至逻辑门组的 输入端，逻辑门组的输出端连接门控时钟单元的输入端；
[0017] (4)将步骤（3)中添加的K2个逻辑门组进行合并，即完成将第2级门控时结构钟 合并到第1级门控时钟结构；
[0018] (5)重复步骤⑴至步骤⑷的操作过程，依次将第3、4、…、Ν级门控时钟结构 合并至第1级门控时钟结构中，即完成对门控时钟网络的优化。
[0019] 进一步地，所述逻辑门组的构成如下：
[0020] 门控时钟单元包括高电平触发和低电平触发两类，用逻辑门和反相器的组合来实 现逻辑门组。对于高电平触发门控时钟单元，将其使能信号直接连接到与门的输入端；与门 的输出端即逻辑门组的输出端，连接到该门控时钟单元的输入端。对于低电平触发门控时 钟单元，将其使能信号连接到一个反相器，反相器的输出端再连接到与门的输入端；与门的 输出端即逻辑门组的输出端，连接到该门控时钟单元的输入端。
[0021] 采用本发明获得的有益效果：用于优化纳米工艺下的多级门控时钟网络，使其时 钟结构更加规整，进而增加时钟公共路径，减少时钟偏差。
【附图说明】
[0022] 图1为门控时钟降级流程示意图；
[0023] 图2为合并逻辑门组的流程示意图；
[0024] 图3为两级门控时钟的时钟结构示意图；
[0025] 图4为门控时钟降级处理示意图；
[0026] 图5为ICG1和ICG2均为高电平触发时GATE示意图；
[0027] 图6为ICG1为高电平触发ICG2为低电平触发时GATE示意图；
[0028] 图7为ICG1为低电平触发ICG2为高电平触发时GATE示意图；
[0029] 图8为ICG1和ICG2均为低电平触发时GATE示意图；
[0030] 图9为第N级门控时钟使能端添加的逻辑门组GATE示意图；
[0031 ] 图10为第2级门控时钟的时钟结构示意图；
[0032] 图11为第2级门控时钟的时钟结构的降级处理结果示意图；
[0033] 图12为合并逻辑门之后的时钟结构示意图；
[0034] 图13为多级门控时钟网络结构示意图；
[0035] 图14为优化之后的时钟网络结构示意图。
【具体实施方式】
[0036] 下面结合附图和实施例对本发明作进一步详细说明。
[0037] 如图1所示，为多级门控时钟降低为1级的实现流程图，具体过程为：
[0038] (11)从时钟根节点出发，找到其连线；
[0039] (12)由连线追踪到扇出的所有的单元，找出直接与时钟根节点连接的所有门控时 钟单元，组成第1级门控时钟单元的集合；
[0040] (13)将步骤（12)得到的第1级门控时钟单元的集合中遍历每一个元素（即门控 时钟单元）进行如下操作：①检测该门控时钟单元的类型（高电平触发或低电平触发）并 记录，②找到该门控时钟单元使能端输入的连线并记录，③找到该门控时钟单元输出端的 连线并记录；
[0041] (14)由第1级门控时钟单元输出端连线追踪到直接扇出的所有的门控时钟单元， 组成第2级门控时钟单元的集合；
[0042] (15)将步骤（14)得到的第2级门控时钟单元的集合中遍历每一个元素（即门 控时钟单元单元）进行如下操作：①检测该门控时钟单元类型（高电平触发或者低电平触 发）并记录，②找到该门控时钟单元使能端输入的连线并记录，③找到该门控时钟单元输 出端的连线，④根据该门控时钟单元类型，在本门控时钟单元的使能端添加相应的逻辑门 组，⑤断开该门控时钟单元的时钟输入端，连接到时钟根节点上；至此，将第2级门控时钟 结构合并到了第1级门控时钟结构中。
[0043] (16)重复步骤（13)、（14)、（15)的操作，依次将原电路中第3、第4、……、第N级 门控时钟结构合并到第1级门控时钟结构中，从而使得整个电路变为1级门控时钟结构。
[0044] 如图2所示，为合并逻辑门组的过程，具体实现流程如下：
[0045] (21)从时钟根节点出发，找到其连线；
[0046] (22)由连线追踪到所有扇出的单元，找出所有的门控时钟单元，把这些单元组成 一个集合A(这些即设计中所有的门控时钟单元）；
[0047] (23)每次从集合A中选出一个元素，找到该门控时钟单元的使能端，进而找到使 能端输入的连线，由连线追踪到上一级输入的单元，判断该单元是不是加入的逻辑门组，若 是将逻辑门组组成一个集合B;
[0048] (24)每次从集合B中取出一个元素，记为目标元素Q，并从集合B中删除目标元素 Q，更新集合B;
[0049] (25)遍历集合B中的元素P，与目标元素Q进行对比，如果输入与目标元素Q完全 相同（即：输入包括数目及线名），则进行如下操作：①从集合B中删除P，②把P输出连接 门控时钟单元的使能端断开，连接到Q的输出上，③删除P的逻辑门组；
[0050] (26)重复步骤（24)、步骤（25)的操作，直到集合B中所有元素删完为止。
[0051] 这样就在原来的基础上减少了逻辑门组的数目，减少的使能信号的扇出，避免了 布局布线资源的浪费。
[0052] 如图3所示，下面以两级门控时钟的时钟结构为例进行说明。在图3中，第1级门 控时钟单元ICG1的使能信号为EN1，时钟输入端连接到时钟根节点CLK上；第2级门控时 钟单元ICG2的使能信号为EN2,时钟输入端连接到第1级门控时钟单元的输出端。当ICG1 的使能信号EN1有效时，时钟信号能穿过ICG1到达ICG2的时钟输入端；于此同时当ICG2 的使能信号EN2有效时，时钟信号才能继续穿过ICG2到达后续的时序单元。使能信号EN1 决定时钟信号能否传输到ICG1后连接的叶节点；而使能信号EN1和EN2共同决定时钟