，每接收到一个时钟刷新命令，时钟同步装置200都会对系统时间进行更新一次，待到下一个系统时间的发送时间点时，向各个CPU100发送的是最后一次更新后的系统时间。
[0041]在时钟同步装置200将更新后的系统时间发送到所述多个CPU100时，还会将发送所述时钟刷新命令的CPUlOO的所述CPU编号发送到所述多个CPU100，使得各CPU100获知新的时钟更新命令的数据来源。当在某个时间间隔内，如果时钟同步装置200只接收到一个时钟刷新命令，则其发送的CPU编号是发送该时钟刷新命令的CPU100的，如果时钟同步装置200接收到多个时钟刷新命令，则其发送的CPU编号是最后一个发送时钟刷新命令的CPU100 的。
[0042]参阅图5，本发明实施例提供的再一种时钟同步方法，应用于上述的数据处理系统，所述方法包括:
[0043]步骤S301，所述多个CPU100分别接收所述光纤总线300输入的光信号；
[0044]步骤S302，接收到光信号的所述CPU100将所述光信号转换成PC1-E信号；
[0045]步骤S303，从所述PC1-E信号中提取时钟信号；
[0046]步骤S304，根据所述时钟信号生成时钟刷新命令；
[0047]步骤S305，发送所述时钟刷新命令到所述时钟同步装置200。
[0048]数据处理系统的系统时钟，是由外部的光纤总线300提供和维护的。CPU100与外部的光纤总线300连接，CPU 100设置有光线接口，能够接收光纤总线300发送的光信号，光信号中包含有对时钟同步装置200的系统时间进行配置或者更新的时间信号。首先需要将光信号的格式进行转换，变为可识别的PCI_E(Peripheral ComponentInterconnect-Express)信号。然后从PC1-E信号中提取时钟信号，再根据时钟信号生成对应的时钟刷新命令，发送到时钟同步装置200。
[0049]本发明实施例提供的时钟同步方法，能够从任意一个CPU100处获得时钟刷新命令，经过时钟同步装置200对系统时间更新后，再转发到各个CPU100，使得整个系统中各个CPU100的时钟同步，避免因时钟不同步导致错误的情况发生，有效地保证了系统的正常工作。
[0050]参阅图6，本发明实施例提供的另一种数据处理系统，所述数据处理系统包括多个CPU 100以及分别与所述多个CPU100连接的时钟同步装置200，所述多个CPU100分别设置有CPU编号，所述CPU100与外部的光纤总线300连接。
[0051]所述时钟同步装置200包括:
[0052]时钟刷新命令接收单元401，用于所述多个CPU100中的其中一个发送的时钟刷新命令。
[0053]系统时间更新单元402，用于根据所述时钟刷新命令对当前的所述时钟同步装置200保存的系统时间进行更新。
[0054]系统时间发送单元403，用于将更新后的系统时间发送到所述多个CPU100，以使所述多个CPU100的时钟同步。
[0055]所述系统时间发送单元403还用于，按照预设的时间间隔将保存的最新系统时间发送到所述多个CPU100，其中，在所述预设的时间间隔内，如果所述时钟同步装置200收到多个时钟刷新命令，系统时间发送单元403将根据最后接收到的时钟刷新命令更新的系统时间发送到所述多个CPU100。
[0056]CPU编号发送单元404，用于将发送所述时钟刷新命令的CPU100的所述CPU编号发送到所述多个CPU100。
[0057]所述CPU 100 包括:
[0058]光信号接收单元501，用于接收所述光纤总线300输入的光信号；
[0059]信号转换单元502，用于将所述光信号转换成PC1-E信号；
[0060]时钟信号提取单元503，用于从所述PC1-E信号中提取时钟信号；
[0061]时钟刷新命令生成单元504，用于根据所述时钟信号生成时钟刷新命令；
[0062]时钟刷新命令发送单元505，用于发送所述时钟刷新命令到所述时钟同步装置200。
[0063]所述时钟刷新命令发送单元505与所述时钟刷新命令接收单元401连接。
[0064]本发明实施例所提供的数据处理系统，其实现原理及产生的技术效果和前述时钟同步方法的实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。
[0065]本发明实施例提供的数据处理系统，能够从任意一个CPU100处获得时钟刷新命令，经过时钟同步装置200对系统时间更新后，再转发到各个CPU100，使得整个系统中各个CPU100的时钟同步，避免因时钟不同步导致错误的情况发生，有效地保证了系统的正常工作。
[0066]参阅图7，本发明实施例提供的一种时钟同步装置700，包括:处理器600，存储器601，总线602和通信接口 603，所述处理器600、通信接口 603和存储器601通过总线602连接；处理器600用于执行存储器601中存储的可执行模块，例如计算机程序。
[0067]其中，存储器601可能包含高速随机存取存储器(RAM:Random Access Memory),也可能还包括非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。通过至少一个通信接口 603 (可以是有线或者无线)实现该系统网元与至少一个其他网元之间的通信连接，可以使用互联网，广域网，本地网，城域网等。
[0068]总线602可以是ISA总线、PCI总线或EISA总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图5中仅用一个双向箭头表示，但并不表示仅有一根总线或一种类型的总线。
[0069]其中，存储器601用于存储程序，所述处理器600在接收到执行指令后，执行所述程序，前述本发明实施例任一实施例揭示的流程定义的装置所执行的方法可以应用于处理器600中，或者由处理器600实现。
[0070]处理器600可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器600中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器600可以是通用处理器，包括中央处理器(Central Processing Unit，简称数据请求端)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器601，处理器600读取存储器601中的信息，结合其硬件完成上述方法的步骤。
[0071]另外，附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。