Rom读数据内部时钟脉冲产生电路和方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别是涉及一种ROM读数据内部时钟脉冲产生电路；本发明还涉及一种具有ROM读数据内部时钟脉冲产生方法。
【背景技术】
[0002]只读存储器(Read-Only Memory, ROM)是一种只能读取数据的存储器。在晶圆制造过程中，通常将客户提供的ROM数据码(Code)以一层特制的光罩(Mask)制造在ROM电路中，ROM Code在这里指客户需要写到ROM电路中的数据，Code 一经写入，便不能再做变更。
[0003]对于R0M，一般用户比较关心的是以下几个参数指标:I) ROM面积；2) ROM功耗；3)ROM读取速度。
[0004]同一个ROM在被写入不同ROM Code的情况下，ROM位线(Bit Line，BL)上的负载也会不同，位线上的负载即写入的Code。位线上的负载越多，则会造成ROM电路读取数据更困难。如图1所示，是现有Nor型ROM示意图；PM0S管101为各位线BL的上拉器件(Pull-updevice)，PMOS管101用于将各位线BL上拉到电源电压VDD。ROM的阵列结构102中包括了多行字线 WL 如 WL [0], WL [I], WL [2], WL [3]等和多列位线 BL 如 BL[0]，BL[1]，BL[2]，BL[3]等，Nor型ROM的各节点为位线和字线定义的点，如虚线框103所示节点和地GND之间没有挂载NMOS管即没有挂负载，虚线框104所示节点和地GND之间挂载了一个NMOS管负载，同一位线BL上的各NMOS管负载并联在位线和地GND之间。挂载了 NMOS管的地址位即节点存储的数据是0，那没有挂负载的地址位就存储了数据I。以挂载NMOS管为数据O来假设，位线上存储的O越多，则位线上的负载越大，这条位线读取数据就更困难，需要更长的时间(即更宽的内部时钟脉冲)来负责数据的读取。
[0005]为了使ROM读取数据时不出现错误，现有技术中，ROM在设计时一般采用如图2所示的内部时钟脉冲产生电路。现有ROM读取电路包括:逻辑控制电路201，参考位线充放电控制电路202，灵敏放大电路(SA)203，参考位线(reference bitline)204。参考位线204包括满负载205。
[0006]利用参考位线充放电控制电路202对具有满负载205的参考位线204进行充放电并得到充放电时间；相当于模拟最恶劣Code情况下能成功读取数据所需要的时间。
[0007]然后通过灵敏放大器203和逻辑控制电路201产生相当于上述得到的充放电时间的内部时钟脉冲CLKinternal用于ROM读取Code数据，考虑到逻辑控制电路201的延时，内部时钟脉冲CLKinternal实际上要大于上述充放电时间。图2中逻辑控制电路201还连接由外部时钟脉冲206。
[0008]如图2所示的现有ROM读取电路的好处是不管该ROM中存储的是何种Code，ROM都将有充足的时间余量将数据成功读取出来，不会出现读取时间不足导致的读取出错。即现有技术的优点是ROM读取数据的时间余量较大，能应对用户任何ROM Code。但是实际使用中很多用户的Rom Code其实并不会让位线满负载。这样的话，过宽的内部时钟脉冲在成功读完数据后就会出现较大时间余量，这些时间余量会带来如下两个缺点:1)R0M功耗的上升；2)R0M读取速度的变慢。
【发明内容】
[0009]本发明所要解决的技术问题是提供一种ROM读数据内部时钟脉冲产生电路，能减少ROM功耗及读取时间。为此，本发明还提供一种ROM读数据内部时钟脉冲产生方法。
[0010]为解决上述技术问题，本发明提供的ROM读数据内部时钟脉冲产生电路包括:逻辑控制电路，参考位线充放电控制电路，灵敏放大电路，参考位线。
[0011]所述参考位线的负载为可变更负载，所述可变更负载根据ROM数据码写入到ROM电路后ROM电路中的最大位线负载进行调整。
[0012]所述参考位线充放电控制电路用于对所述参考位线进行充放电并得到充放电时间，所述充放电时间由所述可变更负载决定。
[0013]通过所述灵敏放大电路和所述逻辑控制电路产生用于对ROM电路进行数据读取的内部时钟脉冲，所述内部时钟脉冲的脉冲宽度由所述充放电时间决定，所述内部时钟脉冲的脉冲宽度保证在读取所述最大位线负载所对应的位线上的数据时具有充足的时间余量来实现正确读取。
[0014]进一步的改进是，所述可变更负载大于等于所述最大位线负载。
[0015]进一步的改进是，所述内部时钟脉冲的脉冲宽度大于等于所述参考位线充放电时间。
[0016]进一步的改进是，所述内部时钟脉冲的脉冲宽度保证在完成读取所述最大位线负载所对应的位线上的数据时还具有设计要求的时间余量。
[0017]进一步的改进是，定义所述参考位线的可变更负载的光罩层和写入所述ROM数据码的光罩层采用同一光罩层，在写入所述ROM数据码时同时变更所述参考位线的负载。
[0018]进一步的改进是，所述参考位线的负载设置多个固定的阶梯的可选负载，所述可变更负载从所述多个固定的阶梯的可选负载中选择。
[0019]进一步的改进是，所述多个固定的阶梯的可选负载包括:100%满负载，75%满负载，50%满负载，25%满负载。
[0020]为解决上述技术问题，本发明提供的ROM读数据内部时钟脉冲产生方法包括如下步骤:
[0021]步骤一、将所述参考位线的负载设置为可变更负载，且是在ROM电路中写入ROM数据码的同时对参考位线的负载进行变更，所述可变更负载根据ROM数据码写入到ROM电路后ROM电路中的最大位线负载进行调整。
[0022]步骤二、通过参考位线充放电控制电路对所述参考位线进行充放电并得到充放电时间，所述充放电时间由所述可变更负载决定。
[0023]步骤三、通过灵敏放大电路和逻辑控制电路产生用于对ROM电路进行数据读取的内部时钟脉冲，所述内部时钟脉冲的脉冲宽度由所述充放电时间决定，所述内部时钟脉冲的脉冲宽度保证在读取所述最大位线负载所对应的位线上的数据时具有充足的时间余量来实现正确读取。
[0024]本发明通过将参考位线的负载为可变更负载，且该可变更负载是根据ROM数据码写入到ROM电路后ROM电路中的最大位线负载进行调整，通过将可变更负载根据最大位线负载进行调整设定，能够保证形成的内部时钟脉冲的脉冲宽度足够大从而能实现对最大位线负载所对应的位线的正确读取，相对于现有技术中将参考位线的负载设置为满负载的情形，本发明能在保证正确读取的前提下最大限度的减少参考位线的负载大小，从而能减少ROM功耗及读取时间。
[0025]另外，本发明定义参考位线的可变更负载的光罩层和写入ROM数据码的光罩层采用同一光罩层，所以本发明并不会增加额外成本。
【附图说明】
[0026]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0027]图1是现有Nor型ROM示意图；
[0028]图2是现有ROM读取电路示意图；
[0029]图3是本发明实施例ROM读数据内部时钟脉冲产生电路示意图；
[0030]图4是本发明实施例定义参考位线的可变更负载的光罩层示意图。
【具体实施方式】
[0031]如图3所述，是本发明实施例ROM读数据内部时钟脉冲产生电路示意图；本发明实施例ROM读数据内部时钟脉冲产生电路包括:逻辑控制电路1，参考位线4充放电控制电路2，灵敏放大电路3，参考位线即Reference bitline4 ；
[0032]所述参考位线4的负载为可变更负载5，所述可变更负载5根据ROM数据码写入到ROM电路后ROM电路中的最大位线负载进行调整。
[0033]所述参考位线4充放电控制电路2用于对所述参考位线4进行充放电并得到充放电时间，所述充放电时间由所述可变更负载5决定。
[0034]通过所述灵敏放大电路3和所述逻辑控制电路I产生用于对ROM电路进行读取的内部时钟脉冲，所述内部时钟脉冲的脉冲宽度由所述充放电时间决定，所述内部时钟脉冲的脉冲宽度保证在读取所述最大位线负载所对应的位线上的数据时具有充足的时间余量来实现正确读取。
[0035]较佳为，所述可变更负载5大于等于所述最大位线负载，这样通过对具有所述可变更负载5的所述参考位线4进行充放电所得到所述内部时钟脉冲的脉冲宽度大于等于所述充放电时间，从而也能较好的保证内部时钟脉冲在读取所述最大位线负载所对应的位线上的数据时具有充足的时间余量来实现正确读取。
[0036]较佳为，所述参考位线的负载设置多个固定的阶梯的可选负载，所述多个固定的阶梯的可选负载包括:100%满负载，75%满负载，50%满负载，25%满负载；所述可变更负载从所述多个固定的阶梯的可选负载中选择。采用设置多个固定的阶梯的可选负载的方式能够方便所述可变更负载的设置，即只需在所述多个固定的阶梯的可选负载选择一个大于等于所述最大位线负载的可选负载即可。
[0037]较佳为，所述内部时钟脉冲的脉冲宽度保证在完成读取所述最大位线负载所对应的位线上的数据时还具有设计要求的时间余量如具有占总脉冲宽度22%的时间余量。
[0038]较佳为，定义所述参考位线4的可变更负载5的光