用于eeprom的高压幅值控制电路的制作方法
【技术领域】
[0001]本发明涉及EEPROM (嵌入式电可擦除可编程只读存储器)领域，特别是涉及一种用于EEPROM的高压幅值控制电路。
【背景技术】
[0002]随着半导体制造工艺和集成电路设计能力的不断进步，人们已经能够把包括处理器、存储器、模拟电路、接口逻辑甚至射频电路集成到一个芯片上，这就是系统级芯片(System-on-Chip, SoC)。随着数据吞吐量不断上升以及系统低功耗要求，系统级芯片对存储器的需求越来越大。据预测，到2015年，约90%的硅片面积将被具有不同功能的存储器所占据，嵌入式存储器将成为支配整个系统的决定性因素。嵌入式电可擦除可编程存储器(EEPROM)以其掉电不丢失数据的特性而成为嵌入式存储器中不可或缺的重要组成部分，它在改善系统性能、提高芯片可靠性、降低成本与功耗等方面都起到了积极的作用。
[0003]随着工艺水平不断提高，EEPROM性能越来越成为系统级芯片的关键指标，数据存储容量不断上升，导致EEPROM擦写操作所必需的高压负载也在不断增大，使得EEPROM擦写操作期间高压生成电路功耗也在不断增大。因此对高压幅值控制电路性能提出了越来越高的要求，因此设计一个可以降低擦写功耗的高压幅值控制电路具有十分重要的现实意义。
【发明内容】
[0004]本发明要解决的技术问题是提供一种用于EEPROM的高压幅值控制电路，能够有效降低EEPROM擦写功耗。
[0005]为解决上述技术问题，本发明的用于EEPROM的高压幅值控制电路，包括:
[0006]一高压分压电路，用于对高压生成电路输出的高压输出信号VPP进行分压，产生分压电压信号Vcomp ；
[0007]一差分电压比较电路，用于比较所述分压电压信号Vcomp与BGR (基准源)输出的基准电压Vref的电压幅值，产生时钟生成电路的使能信号CLKEN ；
[0008]一时钟生成电路，与所述差分比较电路相连接，在EEPROM处于擦写操作状态时，在所述使能信号CLKEN的控制下产生高压生成电路所需要的时钟信号CPCLK。
[0009]传统的高压幅值控制电路在高压信号VPP幅值达到额定高压后，高压生成电路依然处于工作状态。而本发明采用反馈结构及时跟踪高压信号幅值变化，控制高压生成电路时钟信号生成，在高压信号幅值达到额定高压后，高压生成电路处于idle (空闲)状态，能够大大降低EEPROM擦写期间功耗，进而降低了高压幅值控制电路功耗，优化了 EEPROM性能。
【附图说明】
[0010]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0011]图1是所述用于EEPROM的高压幅值控制电路结构图；
[0012]图2是图1的波形图。
【具体实施方式】
[0013]参见图1所示，所述用于EEPROM的高压幅值控制电路在图1所示的实施例中，包括采用电容分压的高压分压电路，差分电压比较电路，时钟生成电路。
[0014]所述差分电压比较电路采用基准电压Vref与高压分压电路输出的电压信号Vcomp进行电压比较，输出时钟生成电路使能信号CLKEN。当电压信号Vcomp电压幅值高于基准电压Vref电压幅值时，差分电压比较电路器输出的使能信号CLKEN为低电平；此时，所述时钟生成电路输出无效时钟信号CPCLK，使高压生成电路处于空闲状态。当电压信号Vcomp电压幅值低于基准电压Vref电压幅值时,差分电压比较电路器输出的使能信号CLKEN信号为高电平，此时，所述时钟生成电路输出有效时钟信号CPCLK，高压生成电路处于工作状态。所述高压生成电路为一 N阶电荷泵。图中的CLKIN为输入的时钟信号。电阻RL和电容CL构成输出负载。
[0015]结合图1，图2，高压幅值控制电路具体工作过程如下所述:
[0016](I)CPEN信号标注EEPROM是否处于擦写操作状态。当CPEN为低电平时，EEPROM处于非擦写操作状态。此时时钟信号CPCLK为低电平，高压生成电路处于空闲状态，高压输出信号VPP幅值为EEPROM芯片电源电压VDD。由于CPENB (擦写无效信号，由CPEN信号经过一个反相器得出)信号为高电平，高压分压电路内部各个节点与GND之间的开关关闭，使得电容分压电路内部各个节点为低电平，其产生的电压信号Vcomp为低电平；由于差分电压比较电路的参考电位输入端输入的基准电压Vref —直有效,差分电压比较电路的输出为闻电平。
[0017](2)当CPEN信号为高电平时，EEPROM处于擦写操作状态，CPENB为低电平，高压分压电路内部各个节点与GND之间的开关打开，由于高压输出信号VPP处于高压上升阶段，所述电压信号Vcomp电压幅值低于基准电压Vref电压幅值,差分电压比较电路输出时钟生成电路使能信号CLKEN为高电平，时钟生成电路输出有效时钟信号CPCLK，高压生成电路处于工作状态，保持高压输出信号VPP幅值不断升高。
[0018](3)当高压输出信号VPP幅值达到EEPROM擦写操作所需要的额定高压后，经过高压分压电路电容分压输出的电压信号Vcomp电压幅值高于基准电压Vref电压幅值，差分电压比较电路输出的时钟生成电路使能信号CLKEN为低电平，时钟生成电路输出无效时钟信号CPCLK，高压生成电路处于空闲状态，导致高压输出信号VPP信号幅值略有下降。此时由于时钟信号CPCLK无效，高压生成电路功耗大幅降低，这样降低了 EEPROM擦写期间功耗。
[0019](4)当高压输出信号VPP下降到一定电压幅值后，经过高压分压电路电容分压输出的电压信号Vcomp电压幅值低于基准电压Vref电压幅值,差分电压比较电路输出的时钟生成电路使能信号CLKEN为高电平，时钟生成电路输出有效时钟信号CPCLK，高压生成电路重新处于工作状态，使得保持高压输出信