Spsram封装器的制造方法
【技术领域】
[0001]本发明一般地涉及半导体技术领域，更具体地，涉及对单端口存储器件进行存取操作的系统和方法。
【背景技术】
[0002]存储器件包括在其内存储信息的大量位单元。在一个实例中,双端口位单元阵列包括由8个晶体管单独构成的双端口位单元。双端口位单元包括相互独立运行的两个端口，使得第一端口与进行读出/写入操作的第二端口无关地，进行读出/写入操作。由于第一端口和第二端口并行工作，所以会出现操作干扰，其中，第一端口的第一操作(诸如写入操作)与第二端口的第二操作(诸如读出操作)会导致冲突，如果存在冲突则该冲突会以其他方式导致数据不一致。由于双端口位单元包括8个晶体管，所以双端口位单元会占用相对大的面积，从而导致用于存储器件的面积损失。
【发明内容】
[0003]为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于对单端口存储器件进行存取操作的系统，包括:封装控制器，被配置为:在第一时钟周期期间启动从封装器地址组件的第一端口到单端口存储器件的第一存取操作；响应于接收来自所述单端口存储器件的第一操作完成信号，在所述第一时钟周期期间启动从所述封装器地址组件的第二端口到所述单端口存储器件的第二存取操作。
[0004]该系统包括:数据封装器，被配置为在所述第一时钟周期期间传输与所述第一存取操作相关联的第一数据和与所述第二存取操作相关联的第二数据。
[0005]在该系统中，所述数据封装器被配置为在不锁存所述第一数据的情况下将所述第一数据传输至所述单端口存储器件。
[0006]在该系统中，所述第一存取操作包括第一读出存取操作和第一写入存取操作中的至少一种，所述第二存取操作包括第二读出存取操作和第二写入存取操作中的至少一种。
[0007]在该系统中，所述封装控制器包括:多时钟发生器，被配置为:响应于识别与所述第一时钟周期相关联的系统时钟信号的上升沿，产生第一内部时钟信号以启动所述第一存取操作。
[0008]在该系统中，所述封装控制器包括:多时钟发生器，被配置为:响应于识别与所述第一时钟周期相关联的系统时钟的时钟复位信号作为所述第一操作完成信号，产生第二内部时钟信号以启动所述第二存取操作。
[0009]在该系统中，所述封装控制器被配置为在所述第一时钟周期期间对所述单端口存储器件进行多次存取操作，所述多次存取操作包括所述第一存取操作、所述第二存取操作以及第三存取操作。
[0010]在该系统中，所述封装控制器被配置为以串行方式进行所述第一存取操作和所述第二存取操作。
[0011]在该系统中，包括:所述封装器地址组件，包括:所述第一端口，被配置为传输第一端口输入；以及所述第二端口，被配置为传输第二端口输入。
[0012]在该系统中，所述第一端口被配置为接收第一端口地址、第一芯片使能信号和第一写入使能信号中的至少一个，以用于所述第一存取操作。
[0013]在该系统中，所述第二端口被配置为接收第二端口地址、第二芯片使能信号和第二写入使能信号中的至少一个，以用于所述第二存取操作。
[0014]在该系统中，所述封装控制器包括:多时钟发生器，被配置为:在所述第一时钟周期期间产生多个内部时钟信号，所述多个内部时钟信号包括第一内部时钟信号以启动所述第一存取操作以及第二内部时钟信号以启动所述第二存取操作。
[0015]根据本发明的另一方面，提供了一个用于对单端口存储器件进行存取操作的系统，包括:封装器地址组件，包括:第一端口，被配置成传输第一端口输入；以及第二端口，被配置成传输第二端口输入；封装控制器，包括:多时钟发生器，被配置为:在系统时钟的第一时钟周期期间基于系统时钟信号的上升沿产生第一内部时钟信号，所述第一内部时钟信号在所述第一时钟周期期间启动对单端口存储器件的所述第一端口输入的第一存取操作；以及在所述第一时钟周期期间基于从所述单端口存储器件所接收的时钟复位信号产生第二内部时钟信号，所述第二内部时钟信号在所述第一时钟周期期间启动对所述单端口存储器件的所述第二端口输入的第二存取操作。
[0016]该系统包括:数据封装器，被配置为在所述第一时钟周期期间传输与所述第一存取操作相关联的第一数据和与所述第二存取操作相关联的第二数据。
[0017]在该系统中，所述单端口存储器件包括6晶体管位单元阵列。
[0018]在该系统中，所述封装控制器被配置为以串行方式进行所述第一存取操作和所述第二存取操作。
[0019]根据本发明的又一方面，提供了一种用于对单端口存储器件进行存取操作的方法，包括:响应于在系统时钟的第一时钟周期期间识别系统时钟信号的上升沿，产生第一内部时钟信号以在所述第一时钟周期期间启动对单端口存储器件的第一存取操作；以及响应于在所述第一时钟周期期间接收来自所述单端口存储器件的第一操作完成信号，产生第二内部时钟信号以在所述第一时钟周期期间启动对所述单端口存储器件的第二存取操作。
[0020]该方法包括:以串行方式进行所述第一存取操作和所述第二存取操作。
[0021]该方法包括:在所述第一时钟周期期间传输与所述第一存取操作相关联的第一数据和与所述第二存取操作相关联的第二数据。
[0022]该方法包括:评估封装器地址组件的第一端口的第一芯片使能信号和第一写入使能信号中的至少一个以确定是否启动所述第一存取操作；以及评估所述封装器地址组件的第二端口的第二芯片使能信号和第二写入使能信号中的至少一个以确定是否启动所述第二存取操作。
【附图说明】
[0023]图1是根据一些实施例的示出便于对单端口存储器件的存取操作的方法的流程图。
[0024]图2是根据一些实施例的单端口存储器件的示图。
[0025]图3A是根据一些实施例便于对单端口存储器件的存取操作的系统的示图。
[0026]图3B是根据一些实施例管理与单端口存储器件相关联的数据输入和数据输出的示图。
[0027]图3C是根据一些实施例管理与单端口存储器件相关联的数据输入和数据输出的示图。
[0028]图3D是根据一些实施例管理与单端口存储器件相关联的数据输入和数据输出的示图。
[0029]图4是根据一些实施例在系统时钟的第一时钟周期期间所进行的第一读出操作和第二读出操作的波形的示图。
[0030]图5是根据一些实施例在系统时钟的第一时钟周期期间所进行的第一写入操作和第二写入操作的波形的示图。
[0031]图6是根据一些实施例在系统时钟的第一时钟周期期间所进行的第一读出操作和第二写入操作，以及在系统时钟的第二时钟周期期间所进行的第一写入操作和第二读出操作的波形的示图。
[0032]图7是根据一些实施例在不使用锁存器的情况下便于一个或多次存取操作的波形的示图。
[0033]图8是根据一些实施例使用锁存器便于一个或多次存取操作的波形的示图。
[0034]图9是根据一些实施例在不使用锁存器的情况下便于一个或多次存取操作的波形的示图。
[0035]图10是根据一些实施例使用锁存器便于一个或多次存取操作的波形的示图。
[0036]图11是根据一些实施例在不使用锁存器的情况下便于一个或多次存取操作的波形的示图。
[0037]图12是根据一些实施例使用锁存器便于一个或多次存取操作的波形的示图。
【具体实施方式】
[0038]现在参考附图描述要求保护的主题，在通篇描述中，相同的参考标号通常用于指相同的元件。在下面的描述中，为了说明的目的，阐述了大量的具体细节以提供对要求保护的主题的理解。然而，显然，在没有这些具体细节的情况下，也可以实施要求保护的主题。在其他例子中，为了便于描述要求保护的主题，以框图的形式示出了结构和器件。
[0039]提供了便于对单端口存储器件(诸如SPSRAM的位单元)进行存取操作的一种或多种技术或者系统。在一个实施例中，单端口存储器件由一些晶体管构成(诸如6晶体管位单元)，这些晶体管的数量少于构成双端口存储器件的晶体管(诸如8晶体管位单元)的数量。采用这种方式，单端口存储器件比双端口存储器件占用相对较小的面积。因此，如果将单端口存储器件用于存储器件内，则存储器件具有更大的存储密度。如本文中所提供的，封装器被配置为提供对单端口存储器件的多端口类型存取(诸如双端口存取)。由于封装器和单端口存储器件的面积小于双端口存储器件的面积，所以包括单端口存储器件的存储器件具有更大的存储密度并且具有对单端口存储器件的多端口类型存取的能力。在系统时钟的单时钟周期内以串行方式进行多次存取操作，以减轻由多端口存储器件的并行操作以其他方式产生的操作干扰。
[0040]图1中示出了便于对单端口存储器件的存取操作的方法100。存储器件(诸如SRAM存储器)包括一个或多个单端口存储器件(SPSRAM)。图2中示出了单端口存储器件202的一个