342。通过第一数据输出(QA) 348或者第二数据输出(QB) 350输出数据输出信号(QI) 342。采用这种方式，诸如在单端口存储器件202的系统时钟的单时钟周期内的一次或多次存取操作期间，通过第一数据输出(QA) 348或者第二数据输出(QB) 350可获得从单端口存储器件202所读出的数据。在一个实施例中，如图3C所示，数据封装器318使用多路信号分离器(DEMUX) 366和一个或多个锁存器(诸如锁存器374和锁存器376)来管理数据输出338。DEMUX366从单端口存储器件202的数据输出端口(Q)334接收数据输出信号(QI)342并且基于来自封装控制器308的选择信号(S2 ) 368将数据输出信号(QI) 342提供至锁存器374或者锁存器376。根据一些实施例，采用这种方式，在系统时钟的单时钟周期内的一次或多次存取操作期间，数据输出信号(QI) 342可用作第一数据输出(QA) 348或者第二数据输出(QB) 350。在一个实施例中，如图3D所示，数据封装器318包括一个或多个锁存器(诸如数据锁存器374和数据锁存器376)，而不包括用于管理数据输出338的多路信号分离器。数据锁存器374被配置为基于时钟复位和选择信号(CLK-RST和S2)378锁存用于作为第一数据输出(QA) 348存取的数据输出信号(QI) 342。数据锁存器376被配置为基于时钟复位和选择信号(CLK-RST和S2) 378锁存用于作为第二数据输出(QB) 350存取的数据输出信号(QI) 342。根据一些实施例，采用这种方式，在系统时钟的单时钟周期内的一次或多次存取操作期间，数据封装器318使用一个或多个锁存器来管理来自单端口存储器件202的输出。
[0049]图4是在系统时钟信号312的第一时钟周期402期间所进行的第一读出操作416和第二读出操作418的波形400的示图。系统时钟信号312包括一个或多个时钟周期(诸如第一时钟周期402和第二时钟周期404)，在该时钟周期期间便于对单端口存储器件202进行多次存取操作。在一个实施例中，多时钟发生器310基于检测系统时钟信号312的上升沿420而产生第一内部时钟信号以启动对单端口存储器件202的第一存取操作(第一读出操作416)。地址信号406表示由封装器地址组件302的第一端口 304所接收的第一端口地址(AA1)。评估第一端口地址(AAl)以识别用于第一存取操作(第一读出操作416)的目的位单元。芯片使能信号408表示由第一端口 304所接收的第一芯片使能信号(CEBA)。写入使能信号410表示由第一端口 304所接收的第一写入使能信号(WEBA)。评估第一芯片使能信号(CEBA)和第一写入使能信号(WEBA)以确定第一存取操作(第一读出操作416)是对单端口存储器件202的读出操作(与写入操作相反)。第一数据信号412表示在第一时钟周期402期间由第一读出操作416从单端口存储器件202读出的第一数据(QAl )。因此，基于系统时钟信号312的上升沿420在第一时钟周期402期间对单端口存储器件202进行第一读出操作416。
[0050]在一个实施例中，基于检测第一操作完成信号(诸如时钟复位信号)，多时钟发生器310产生第二内部时钟信号以启动对单端口存储器件202的第二存取操作(第二读出操作418)。地址信号406表示由封装器地址组件302的第二端口 306所接收的第二端口地址(AB1)。评估第二端口地址(ABl)以识别用于第二存取操作(第二读出操作418)的目的位单元。芯片使能信号408表示由第二端口 306所接收的第二芯片使能信号(CEBB)。写入使能信号410表示由第二端口 306所接收的第二写入使能信号(WEBB)。评估第二芯片使能信号(CEBB)和第二写入使能信号(WEBB)以确定第二存取操作(第二读出操作418)是对单端口存储器件202的读出操作(与写入操作相反)。第二数据信号414表示在第一时钟周期402期间由第二读出操作418从单端口存储器件202读出的第二数据(QBl )。因此，基于第一操作完成信号在第一时钟周期402期间对单端口存储器件202进行第二读出操作418。
[0051]图5是在系统时钟信号312的第一时钟周期502期间所进行的第一写入操作518和第二写入操作520的波形500的示图。系统时钟信号312包括一个或多个时钟周期(诸如第一时钟周期502和第二时钟周期504)，在该时钟周期期间便于对单端口存储器件202进行多次存取操作。在一个实施例中，多时钟发生器310基于检测系统时钟信号312的上升沿520产生第一内部时钟信号以启动对单端口存储器件202的第一存取操作(第一写入操作518)。地址信号506表示由封装器地址组件302的第一端口 304所接收的第一端口地址(AA1)。评估第一端口地址(AAl)以识别用于第一存取操作(第一写入操作518)的目的位单元。芯片使能信号508表示由第一端口 304所接收的第一芯片使能信号(CEBA)。写入使能信号510表示由第一端口 304所接收的第一写入使能信号(WEBA)。评估第一芯片使能信号(CEBA)和第一写入使能信号(WEBA)以确定第一存取操作(第一写入操作518)是对单端口存储器件202的写入操作(与读出操作相反)。数据信号512表示在第一时钟周期502期间由第一写入操作518写入至单端口存储器件202的第一数据(DA1)。因此，基于系统时钟信号312的上升沿520在第一时钟周期502期间对单端口存储器件202进行第一写入操作518。第一内含信号(contain signal)514表示由第一写入操作518写入至单端口存储器件202的第一数据(DA1)。
[0052]在一个实施例中，基于检测第一操作完成信号(诸如时钟复位信号)，多时钟发生器310产生第二内部时钟信号以启动对单端口存储器件202的第二存储操作(第二写入操作520)。地址信号506表示由封装器地址组件302的第二端口 306所接收的第二端口地址(AB1)。评估第二端口地址(ABl)以识别用于第二存取操作(第二写入操作520)的目的位单元。芯片使能信号508表示由第二端口 306所接收的第二芯片使能信号(CEBB)。写入使能信号510表示由第二端口 306所接收的第二写入使能信号(WEBB)。评估第二芯片使能信号(CEBB)和第二写入使能信号(WEBB)以确定第二存取操作(第二写入操作520)是对单端口存储器件202的写入操作(与读出操作相反)。数据信号512表示在第一时钟周期502期间由第二写入操作520写入至单端口存储器件202的第二数据(DB1)。因此，在第一时钟周期502期间基于第一操作完成信号对单端口存储器件202进行第二写入操作520。第二内含信号516表示由第二写入操作520写入至单端口存储器件202的第二数据(DB1)。
[0053]图6是在系统时钟信号312的第一时钟周期602期间所进行的第一读出操作626和第二写入操作628以及在系统时钟信号312的第二时钟周期604期间所进行的第二写入操作632和第二读出操作634的波形600的示图。
[0054]在第一时钟周期602的一个实施例中，多时钟发生器310基于检测系统时钟信号312的第一上升沿624产生第一内部时钟信号以启动对单端口存储器件202的第一存取操作(第一读出操作626)。地址信号606表示由封装器地址组件302的第一端口 304所接收的第一端口地址(AAl )。评估第一端口地址(AAl)以识别用于第一存取操作(第一读出操作626)的目的位单元。芯片使能信号608表示由第一端口 304所接收的第一芯片使能信号(CEBA1)。评估第一芯片使能信号(CEBAl)和第一写入使能信号610 (WEBA)以确定第一存取操作(第一读出操作626)是对单端口存储器件202的读出操作(与写入操作相反)。第一数据信号614 (QA)表示在第一时钟周期602期间由第一读出操作626从单端口存储器件202读出的第一数据(QA1)。因此，基于系统时钟信号312的第一上升沿624在第一时钟周期602期间对单端口存储器件202进行第一读出操作626。
[0055]多时钟发生器310基于检测第一操作完成信号(诸如时钟复位信号)产生第二内部时钟信号以启动对单端口存储器件202的第二存取操作(第二写入操作628)。地址信号606表示由封装器地址组件302的第二端口 306所接收的第二端口地址(ABl )。评估第二端口地址(ABl)以识别用于第二存取操作(第二写入操作628)的目的位单元。芯片使能信号608表示由第二端口 306所接收的第二芯片使能信号(CEBB1)。评估第二芯片使能信号(CEBBl)和第二写入信号612 (WEBB)以确定第二存取操作(第二写入操作628)是对单端口存储器件202的写入操作(与读出操作相反)。数据信号618表示在第一时钟周期602期间由第二写入操作628写入至单端口存储器件202的第二数据(DB1)。因此，基于第一操作完成信号在第一时钟周期602期间对单端口存储器件202进