一种脉宽自适应的可配置存储器ip结构的制作方法
【技术领域】
[0001]本发明涉及一种存储器IP结构，特别是一种脉宽自适应的可配置存储器IP结构。
【背景技术】
[0002]传统的存储器IP结构，主要包括存储阵列、行译码电路、列译码&MUX&预充电路、灵敏放大SA&WR以及固定脉冲产生，采用脉冲模式控制器件工作时序，固定脉冲产生在IP读/写操作时，生成固定脉冲宽度T的控制脉冲，分别传送给行译码电路、列译码&MUX&预充电路、灵敏放大SA&WR，生成脉冲化IP的读写时序。IP在读操作时，由行译码电路生成唯一的行选通脉冲信号，用于存储单元行的选通，所选通的行单元开启并对所连接的位线对进行放电，并产生位线对电压差；由列译码&MUX&预充电路对每一组MUX生成唯一的列选通脉冲信号，用于将选中列的位线对电压差值传送给对应的灵敏放大SA&WR，并由SA将位线电压差值放大，产生有效的读数据，并通过读写电路WR输出。IP在写操作时，由列译码&MUX&预充电路对每一组MUX生成唯一的列选通脉冲信号，用于将读写电路WR传送的写入数据传递给选中列的位线，并使选中位线对产生电源电压大的位线对电压差值；由行译码电路生成唯一的行选通脉冲信号，开启存储单元行，并将存在电源电压差值的位线存储值写入存储单元。
[0003]根据对传统的存储器IP结构的读/写时序分析，固定脉冲产生所生成脉冲宽度直接影响行选通、列选通及SA的操作脉宽，而这些脉冲宽度影响到器件的读取时间，并通过位线对电压差的大小而影响到器件的功耗。减小脉冲宽度，可提高器件读取速度并降低功耗，增加脉冲宽度，会降低器件读取速度并增大功耗。在不同环境下，存储器IP结构受环境影响，正常读/写操作所需脉冲宽度有一定差别，且固定脉冲产生在设计阶段，为保证器件可靠性工作，预留较大的设计余量，因此在不同环境工作的IP工作脉宽并未优化，对器件的性能存在一定影响。
【发明内容】
[0004]本发明解决的技术问题是:克服不同环境下IP读/写脉冲固定的不足，提供了一种脉宽自适应的可配置存储器IP结构，以一定的面积代价根据器件工作环境进行脉冲优化配置，从而提高器件的性能。
[0005]本发明的技术解决方案是:一种脉宽自适应的可配置存储器IP结构，包括存储阵列、灵敏放大及读写电路SA&WR、行译码电路、列译码&MUX&预充电路、优化配置电路、脉冲配置模块、I个伪单元行、η个伪单元列、灵敏放大SA模块，其中
[0006]优化配置电路，包括上电读配置产生单元、读回数据比对单元和脉冲选择配置单元；上电读配置产生单元在上电时产生上电读选通信号送至I个伪单元行中的η个预置单元，产生上电触发脉冲信号送至脉冲选择配置单元；读回数据比对单元接收灵敏放大SA模块发送的η位读数据，并与内置的查表脉冲配置表进行比对，确定正常读写所需的最优脉冲宽度，并将最优脉冲宽度对应的预校准脉冲信号的序号送至脉冲选择配置单元；所述查表脉冲配置表为nXn的二维数据表，包括η种η位读数据的有效组合，行表示η位读数据与其对应的η路预校准脉冲信号的序号，列表示η种η位读数据某一位的值，η位读数据预置为0/1序列，其中内置数据中I代表本路预校准脉冲信号第i位的脉宽适合当前工作环境中存储IP，可完成IP的正确读写操作，O为本路预校准脉冲信号的第i位的脉宽不适合当前工作环境中存储IP，不能完成IP的正确读写操作，i = l，2，3，，，n ;
[0007]脉冲选择配置单元，在接收到上电读配置产生单元发送的上电触发脉冲信号后，受脉冲沿触发生成上电读配置信号，并将上电读配置信号送至脉冲配置模块中的η个不同脉冲宽度单元；接收读回数据比对单元发送的最优脉冲宽度对应的预校准脉冲信号的序号后作为正常读配置信号，并送至脉冲配置模块中的脉冲宽度选择单元；
[0008]脉冲配置模块，包括η个不同脉冲宽度单元、脉冲宽度选择单元；η个不同脉冲宽度单元，接收脉冲选择配置单元发送的上电读配置信号后产生η路预校准脉冲信号送至灵敏放大SA模块与脉冲宽度选择单元；所述η路预校准脉冲信号的脉冲宽度分别为Τ、T+」?...Τ+(η-1) X Zl t ;脉冲宽度选择单元，接收η个不同脉冲宽度单元发送的η路预校准脉冲信号，然后接收脉冲选择配置单元发送的正常读配置信号从η路预校准脉冲信号中选择脉宽最优的脉冲信号作为正常工作脉冲脉宽，并送至行译码电路、列译码&MUX&预充电路及灵敏放大及读写电路SA&WR ；
[0009]行译码电路，接收脉冲宽度选择单元发送的正常工作脉冲脉宽后，产生一路行选通信号并送至存储阵列；
[0010]存储阵列，包括η行、m列个存储单元，接收行译码电路发送的一路行选通信号后选通该行存储单元，当读操作时，该行存储单元对所连接的位线对进行放电，使位线对产生灵敏放大及读写电路SA&WR可识别的电压差；接收列译码&MUX&预充电路发送的多路列选通信号，使对应列位线对电压传递给灵敏放大及读写电路SA&WR ；
[0011]列译码&MUX&预充电路，接收脉冲宽度选择单元发送的正常工作脉冲脉宽后，根据MUX结构产生多路列选通信号并送至控制存储阵列；
[0012]灵敏放大及读写电路SA&WR，接收脉冲宽度选择单元发送的正常工作脉冲脉宽后，产生灵敏放大器SA的开启脉冲，接收存储阵列发送的位线对电压差并进行放大得到输出数据，将输出数据输出；接收输入数据，并接收存储阵列发送的位线对电压，将数据写入存储阵列；
[0013]I个伪单元行，包括η个预置单元、m个存储单元；n个预置单元中接收上电读配置产生单元发送的上电读选通信号后开启单元，并通过单元内置的存储值对相连位线对进行放电，从而生成η个位线对电压差，并分别送至η个伪单元列，其中，η个预置单元中第i个预置单元与η个伪单元列中第i个伪单元列相连，i = 1，2，3，，，n ;所述预置单元为内部存储值预置为I的存储单元；
[0014]η个伪单元列，每个伪单元列均包括η个存储单元，第i个伪单元列接收第i个预置单元发送的位线对电压差后送至灵敏放大SA模块中第i个灵敏放大器SA ;
[0015]灵敏放大SA模块，包括η个灵敏放大器SA，第i个灵敏放大器SA，接收η个不同脉冲宽度单元中第i个不同脉冲宽度单元发送的第i路预校准脉冲信号并在第i路预校准脉冲信号期间选通，接收η个伪单元列中第i个伪单元列发送的位线对电压差并对位线对电压差进行放大，如果放大后的第i个伪单元列发送的位线对电压差小于灵敏放大SA模块中内置的正常可读取数据脉宽阈值，则第i位读数据为O，反之则为1，得到η位读数据后送至优化配置电路中的读回数据比对单元。
[0016]本发明与现有技术相比的优点在于:
[0017](I)本发明针对传统存储器IP结构固定脉冲宽度的不足，在IP内部预置η路脉冲生成，通过应用环境中器件上电时所产生的配置操作产生适合当时环境下优化的脉冲宽度，优化了器件性能，和现有常规存储器IP结构相比，具有环境自适应、脉冲宽度可调整的特点；
[0018](2)本发明与现有常规存储器IP结构相比，具有更快的读取时间；
[0019](3)本发明与现有常规存储器IP结构相