罩层和写入所述ROM数据码的光罩层采用同一光罩层，在写入所述ROM数据码时同时变更所述参考位线4的负载；由于本发明实施例定义可变更负载5时不需要采用额外的光罩层，故不会增加工艺成本。如图4所示，是本发明实施例定义参考位线的可变更负载的光罩层示意图，图4左侧为光罩层示意图，右侧为左侧的光罩层对应的电路图，虚线框7对应大于光罩中的位线，虚线框8对应于负载和位线连接的接触孔，负载为NMOS管，当虚线框8处形成有接触孔时，则对于的NMOS管负载连接到位线上；如图4的右侧电路图可知，虚线框9所对应节点处形成了接触孔，该处的NMOS管11连接到位线4上；虚线框10所对应节点处未形成接触孔，该处的NMOS管11未连接到位线4上。
[0039]本发明实施例ROM读数据内部时钟脉冲产生方法包括如下步骤:
[0040]步骤一、将所述参考位线4的负载设置为可变更负载5，且是在ROM电路中写入ROM数据码的同时对参考位线4的负载进行变更，所述可变更负载5根据ROM数据码写入到ROM电路后ROM电路中的最大位线负载进行调整。
[0041]步骤二、通过参考位线4充放电控制电路2对所述参考位线4进行充放电并得到充放电时间，所述充放电时间由所述可变更负载5决定。
[0042]步骤三、通过灵敏放大电路3和逻辑控制电路I产生用于对ROM电路进行读取的内部时钟脉冲，所述内部时钟脉冲的脉冲宽度由所述充放电时间决定，所述内部时钟脉冲的脉冲宽度保证在读取所述最大位线负载所对应的位线上的数据时具有充足的时间余量来实现正确读取。
[0043]较佳为，所述可变更负载5大于等于所述最大位线负载，这样通过对具有所述可变更负载5的所述参考位线4进行充放电所得到所述内部时钟脉冲的脉冲宽度大于等于所述充放电时间，从而也能较好的保证内部时钟脉冲在读取所述最大位线负载所对应的位线上的数据时具有充足的时间余量来实现正确读取。
[0044]较佳为，所述参考位线的负载设置多个固定的阶梯的可选负载，所述多个固定的阶梯的可选负载包括:100%满负载，75%满负载，50%满负载，25%满负载；所述可变更负载从所述多个固定的阶梯的可选负载中选择。采用设置多个固定的阶梯的可选负载的方式能够方便所述可变更负载的设置，即只需在所述多个固定的阶梯的可选负载选择一个大于等于所述最大位线负载的可选负载即可。
[0045]较佳为，所述内部时钟脉冲的脉冲宽度保证在完成读取所述最大位线负载所对应的位线上的数据时具有设计要求的时间余量如具有占总脉冲宽度22%的时间余量。
[0046]较佳为，定义所述参考位线4的可变更负载5的光罩层和写入所述ROM数据码的光罩层采用同一光罩层，在写入所述ROM数据码时同时变更所述参考位线4的负载；由于本发明实施例定义可变更负载5时不需要采用额外的光罩层，故不会增加工艺成本。
[0047]本发明实施例能减少ROM功耗及读取时间，以一款智能卡(smart card)类芯片中用到的ROM为例，通过使用编写的程序检查用户最近几次使用的Code文件，可以发现实际用户每条位线上的负载均只在50%左右，即每条位线上存储的数据50%是0，50%是I。
[0048]通过仿真计算可以得出，只要参考位线上的负载变更为满负载的42%，就能使ROM的读取能力符合设计要求。设计要求为在标准条件下，ROM读取当前ROM负载最高的位线时，完成读取动作后剩余的内部时钟脉冲时间余量占总脉冲宽度的22%。在标准条件下即在Typical Corner，25摄氏度条件下，VDD = 1.8V的仿真结果:
[0049]现有灵敏放大器(Sense Amplifier)模块读O功耗:13.857 μ A/MHz，本发明实施例灵敏放大器(Sense Amplifier)模块读O功耗:10.147 μ A/MHz，读数据O时为灵敏放大器模块节省了 26.77%的功耗。
[0050]现有灵敏放大器模块读I功耗:13.521 μ A/MHz，本发明实施例灵敏放大器模块读I功耗:12.8 μΑ/ΜΗζ，读数据I时为灵敏放大器模块节省了 5.33%的功耗。
[0051]考虑到50%的数据是0，50%的数据是1，则大约能节省灵敏放大器模块10%左右的功耗。现有ROM的速度:13.02ns，本发明实施例ROM的速度:9.93ns，提高了 23.7%的速度。
[0052]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种ROM读数据内部时钟脉冲产生电路，其特征在于，包括:逻辑控制电路，参考位线充放电控制电路，灵敏放大电路，参考位线； 所述参考位线的负载为可变更负载，所述可变更负载根据ROM数据码写入到ROM电路后ROM电路中的最大位线负载进行调整； 所述参考位线充放电控制电路用于对所述参考位线进行充放电并得到充放电时间，所述充放电时间由所述可变更负载决定； 通过所述灵敏放大电路和所述逻辑控制电路产生用于对ROM电路进行数据读取的内部时钟脉冲，所述内部时钟脉冲的脉冲宽度由所述充放电时间决定，所述内部时钟脉冲的脉冲宽度保证在读取所述最大位线负载所对应的位线上的数据时具有充足的时间余量来实现正确读取。
2.如权利要求1所述的ROM读数据内部时钟脉冲产生电路，其特征在于:所述可变更负载大于等于所述最大位线负载。
3.如权利要求1所述的ROM读数据内部时钟脉冲产生电路，其特征在于:所述内部时钟脉冲的脉冲宽度大于等于所述参考位线充放电时间。
4.如权利要求1所述的ROM读数据内部时钟脉冲产生电路，其特征在于:所述内部时钟脉冲的脉冲宽度保证在完成读取所述最大位线负载所对应的位线上的数据时还具有设计要求的时间余量。
5.如权利要求1所述的ROM读数据内部时钟脉冲产生电路，其特征在于:定义所述参考位线的可变更负载的光罩层和写入所述ROM数据码的光罩层采用同一光罩层，在写入所述ROM数据码时同时变更所述参考位线的负载。
6.如权利要求1所述的ROM读数据内部时钟脉冲产生电路，其特征在于:所述参考位线的负载设置多个固定的阶梯的可选负载，所述可变更负载从所述多个固定的阶梯的可选负载中选择。
7.如权利要求6所述的ROM读数据内部时钟脉冲产生电路，其特征在于:所述多个固定的阶梯的可选负载包括:100%满负载，75%满负载，50%满负载，25%满负载。
8.一种ROM读数据内部时钟脉冲产生方法，其特征在于，包括如下步骤: 步骤一、将所述参考位线的负载设置为可变更负载，且是在ROM电路中写入ROM数据码的同时对参考位线的负载进行变更，所述可变更负载根据ROM数据码写入到ROM电路后ROM电路中的最大位线负载进行调整； 步骤二、通过参考位线充放电控制电路对所述参考位线进行充放电并得到充放电时间，所述充放电时间由所述可变更负载决定； 步骤三、通过灵敏放大电路和逻辑控制电路产生用于对ROM电路进行数据读取的内部时钟脉冲，所述内部时钟脉冲的脉冲宽度由所述充放电时间决定，所述内部时钟脉冲的脉冲宽度保证在读取所述最大位线负载所对应的位线上的数据时具有充足的时间余量来实现正确读取。
9.如权利要求8所述的ROM读数据内部时钟脉冲产生方法，其特征在于:所述可变更负载大于等于所述最大位线负载。
10.如权利要求8所述的ROM读数据内部时钟脉冲产生方法，其特征在于:所述内部时钟脉冲的脉冲宽度大于等于所述参考位线充放电时间。
11.如权利要求8所述的ROM读数据内部时钟脉冲产生方法，其特征在于:所述内部时钟脉冲的脉冲宽度保证在完成读取所述最大位线负载所对应的位线上的数据时还具有设计要求的时间余量。
12.如权利要求8所述的ROM读数据内部时钟脉冲产生方法，其特征在于:定义所述参考位线的可变更负载的光罩层和写入所述ROM数据码的光罩层采用同一光罩层。
13.如权利要求8所述的ROM读数据内部时钟脉冲产生方法，其特征在于:所述参考位线的负载设置多个固定的阶梯的可选负载，所述可变更负载从所述多个固定的阶梯的可选负载中选择。
14.如权利要求3所述的ROM读数据内部时钟脉冲产生方法，其特征在于:所述多个固定的阶梯的可选负载包括:100%满负载，75%满负载，50%满负载，25%满负载。
【专利摘要】本发明公开了一种ROM读数据内部时钟脉冲产生电路，包括：逻辑控制电路，参考位线充放电控制电路，灵敏放大电路，参考位线；参考位线的负载为可变更负载，可变更负载根据ROM数据码写入到ROM电路后ROM电路中的最大位线负载进行调整；参考位线充放电控制电路用于对参考位线进行充放电并得到参考位线的充放电时间；通过灵敏放大电路和逻辑控制电路产生内部时钟脉冲，内部时钟脉冲的脉冲宽度保证在读取最大位线负载所对应的位线上的数据时具有充足的时间余量来实现正确读取。本发明还公开了一种ROM读数据内部时钟脉冲产生方法。本发明能减少ROM功耗及读取时间。
【IPC分类】G11C17-08
【公开号】CN104637539
【申请号】CN201510080743
【发明人】潘炯, 杨光华
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年5月20日
【申请日】2015年2月15日