半导体存储器件及操作其的方法
【专利说明】半导体存储器件及操作其的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2013年11月14日提交的韩国专利申请第10_2013_0138532号的优先权，其全部内容通过弓I用并入本文中。
技术领域
[0003]本发明的各个示例性实施例总体而言涉及电子器件，更具体而言涉及半导体存储器件及操作半导体存储器件的方法。
【背景技术】
[0004]随着利用半导体存储器件作为存储媒介的移动信息设备的使用激增，尤其是智能手机和平板电脑，这些半导体存储器件已得到越来越多的关注与重视。应用的广泛出现以及高速处理器和多核心并行化需要半导体存储器件提高性能及可靠性。
[0005]半导体存储器件是利用半导体来实现的存储设备，所述半导体例如用硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)制成。半导体存储器件可以分为易失性存储器件或非易失性存储器件。易失性存储器件在电源关闭时不能保留所储存的数据。易失性存储器件包括静态随机存取存储器(SRAM)设备、动态随机存取存储器(DRAM)设备、同步动态随机存取存储器(SDRAM)设备等。非易失性存储器件在电源关闭时能够保留所储存的数据，非易失性存储器可包括只读存储器(ROM)设备、可编程只读存储器(PROM)设备、电可编程只读存储器(EPROM)设备、电可擦除可编程只读存储器(EEPROM)设备、快闪存储设备、相变RAM(PRAM)设备、磁性RAM(MRAM)设备、电阻式RAM(RRAM)设备、铁电式RAM(FRAM)设备等。快闪存储器件可分为NOR型或NAND型。
[0006]非易失性存储器件可包括多个存储块。所述多个存储块可能由于制造过程中的错误而产生缺陷块。具有预定数目或更少数目的缺陷块的非易失性存储器件可视为正常。
[0007]然而，可储存安全数据、例如存储器件ID信息的特定存储块不应有缺陷。无论缺陷块的总数是多少，在特定存储块中具有缺陷的非易失性存储器件都可能被视作不合格。这会导致非易失性存储器件的产量降低。
【发明内容】
[0008]本发明的示例性实施例针对提高半导体存储器件的产量。
[0009]根据本发明的一个实施例的半导体存储器件可包括:存储器单元阵列，其包括主块的第一组、主块的第二组、以及替换主块的第一组或主块的第二组的冗余块；修复逻辑，其适于在主块的第二组中的一个或更多个有缺陷时将替换信号使能；控制逻辑，其适于响应于用于访问主块的第二组中的一个或更多个的专用命令来产生用于主块的第二组的地址；以及地址译码器，其适于在替换信号被使能时基于用于主块的第二组的地址来选择冗余块中的一个或更多个，以及在替换信号被禁止时根据主块的第一组的缺陷、基于用于主块的第一组的地址来选择冗余块中的一个或更多个。
[0010]根据本发明的另一个实施例的半导体存储器件可包括:主块的第一组、主块的第二组、以及冗余块；保证块控制器，其适于接收保证块选择地址以及经由保证块控制线来传输译码保证块选择地址；路由器，其包括耦接至保证块控制线的第一输入端、耦接至冗余块选择线的第一输出端、以及耦接至保证块控制线的第二输出端；冗余块选择器，其适于响应于经由冗余块选择线输入的第一信号来选择冗余块中的一个；以及保证块选择器，其适于响应于经由保证块控制线输入的第二信号来选择主块的第二组中的一个，其中，路由器响应于替换信号来将译码保证块选择地址作为第一信号传输至冗余块选择线。
[0011]本发明的一个实施例可包括一种操作半导体存储器件的方法，所述半导体存储器件具有主块和替换主块的冗余块。所述方法还可包括:从外部设备接收命令；判断命令是否是用于访问主块的预定部分；根据判断的结果来产生保证块选择地址，所述保证块选择地址指示主块的预定部分；以及响应于在主块的预定部分中的一个或更多个有缺陷时被使能的替换信号，根据保证块选择地址来选择冗余块中的一个。
【附图说明】
[0012]图1是示出根据本发明实施例的半导体存储器件的方框图；
[0013]图2是示出用于访问主块和保证块的信号序列的概念图；
[0014]图3是示出根据本发明实施例的操作半导体存储器件的方法的流程图；
[0015]图4是示出图1所示的地址译码器的详细方框图；
[0016]图5是示出图4所示的块译码单元的方框图；
[0017]图6是示出图5所示的块译码单元的详细方框图；
[0018]图7是示出包括图1所示的半导体存储器件的存储系统的方框图；
[0019]图8是示出图7所示的存储系统的应用实例的方框图；以及
[0020]图9是示出包括参照图8描述的存储系统的计算系统的方框图。
【具体实施方式】
[0021]以下将参考附图详细描述本发明的各种示例性实施例。提供附图使本领域普通技术人员能够根据本发明的示例性实施例来作出和使用本发明。
[0022]在说明书中，附图标记在本发明的各个附图和实施例中直接对应于相似标记的部分。此外，在本说明书中，“连接/耦接”不仅指一个部件直接耦接另一个部件，而且还指经由中间部件间接耦接另一部件。此外，只要未在句中特意提及，单数形式可以包括多数形式。
[0023]图1是示出根据本发明实施例的半导体存储器件100的方框图。
[0024]参见图1，半导体存储器件100可包括存储器单元阵列110、地址译码器120、修复逻辑130、电压发生器140、读写电路150、输入/输出缓冲器160和控制逻辑170。
[0025]存储器单元阵列110可包括多个存储块MBLKl至MBLKz、RBLKI至RBLKruGBLKl和GBLK2。存储块MBLKl至MBLKz、RBLKl至RBLKn、GBLKl和GBLK2可经由局部字线LWL耦接至地址译码器120。存储块MBLKl至MBLKz、RBLKl至RBLKruGBLKl和GBLK2可经由位线BL耦接至读写电路150。存储块MBLKl至MBLKz、RBLKl至RBLKruGBLKl和GBLK2中的每个可包括多个存储器单元。根据一个实施例，所述多个存储器单元可以是非易失性存储器单元。
[0026]半导体存储器件100的擦除操作可以存储块为单位来执行。半导体存储器件的读取和编程操作可以局部字线为单位来执行。
[0027]存储块MBLKl 至 MBLKz、RBLKl 至 RBLKn、GBLKl 和 GBLK2 可包括主块 MBLKl 至MBLKz、冗余块RBLKl至RBLKn以及保证块GBLKl和GBLK2。
[0028]冗余块RBLKl至RBLKn可替换主块MBLKl和MBLK2以及保证块GBLKl和GBLK2。
[0029]外部设备(未示出)可访问保证块GBLKl和GBLK2以及主块MBLKl至MBLKz，例如，在半导体存储器件100的测试操作之后。半导体存储器件100可以将保证块GBLKl和GBLK2以及主块MBLKl至MBLKz编程数据，以及可以响应于来自外部设备的请求来读取储存在保证块GBLKl和GBLK2以及主块MBLKl至MBLKz中的数据。
[0030]在主块MBLKl至MBLKz之中具有预定数目或更少数目的缺陷块的半导体存储器件100可视作为正常。公知的是，缺陷主块可被冗余存储块RBLKl至RBLKn中的一个替换，或者可不进行替换而保持无效。
[0031]在另一方面，无论缺陷主块的总数是多少，具有缺陷保证块GBLKl和GBLK2的半导体存储器件100都可能被视为不合格，除非通过冗余块RBLKl至RBLKn中的一个来替换缺陷保证块。根据一个实施例，保证块GBLKl和GBLK2可储存半导体存储器件100的ID，例如，诸如制造商的序列号及制造日期的安全数据。保证块GBLKl和GBLK2可为一次性编程(OTP)存储块，其被一次性编程数据且储存的数据不会丢失。
[0032]主块MBLKl至MBLKz中的一个或更多个可储存修复信息。修复信息可表示要由冗余块RBLKl至RBLKn中的一个来替换的缺陷存储块。在制造半导体存储器件100之后，可对其进行测试以判断在主块MBLKl至MBLKz中是否存在缺陷主块。因此，修复信息可储存在主块MBLKl至MBLKz中的一个或更多个中。
[0033]修复信息可加载至控制逻辑170中。控制逻辑170可基于外部输入地址ADDR而产生转换地址CA以访问主块MBLKl至MBLKz。当外部输入地址ADDR表示主块MBLKl至MBLKz中的缺陷主块时，控制逻辑170可根据修复信息将外部输入地址ADDR转换为表示冗余块RBLKl至RBLKn中的一个的转换地址CA，在此情况下，对应于转换地址CA的冗余块可替换外部输入地址ADDR所表示的缺陷主块。当外部输入地址ADDR表示正常主块时，控制逻辑170可输出外部输入地址ADDR作为转换地址CA。
[0034]地址译码器120可经由局部字线LWL耦接至存储块MBLKl至MBLKz、RBLKl至RBLKn, GBLKl和GBLK2。地址译码器120可通过控制逻辑170来控制。
[0035]地址译码器120可接收来自控制逻辑170的转换地址CA。转换地址CA中的块地址可指示主块MBLKl至MBLKz或冗余块RBLKl至RBLKn。地址译码器120可将转换地址CA中的块地址译码，以及基于译码的块地址来选择主块MBLKl至MBLKz和冗余块RBLKl至RBLKn中的一个。
[0036]此外，地址译码器120可将转换地址CA中的行地址译码。地址译码器120可基于译码的行地址来选择局部字线LWL中的耦接至选中的主块的一个局部字线。
[0037]控制逻辑170可响应于用于访问保证块GBLKl和GBLK2中的一个的外部输入命令来产生指示保证块GBLKl和GBLK2中的一个的保证块选择地址GSA。地址译码器120可接收来自控制逻辑170的保证块选择地址GSA。
[0038]根据本发明的实施例，当保证块GBLKl和GBLK2中的一个或更多个有缺陷时，地址译码器120可将保证块选择地址GSA译码，以及基于译码的保证块选择地址来选择冗余块RBLKl至RBLKn中的一个，以便用选中的冗余块来替换缺陷保证块。根据一个实施例，当提供两个保证块GBLKl和GBLK2时，通常可为主块MBLKl至MBLKz以及保证块GBLKl和GBLK2保留两个冗余块(例如RBLKl和RBLK2)，以及可为主块MBLKl至MBLKz保留其余的冗余块(例如 RBLK3 至 RBLKn)。
[0039]当保证块GBLKl和GBLK2中的一个或更多个有缺陷时，地址译码器120可以接收替换信号GRP，其通过修复逻辑130被使能，这将在后文中描述。地址译码器120可响应于保证块选择地址GSA以及被使能的替换信号GRP来选择为保证块GBLKl和GBLK2保留的冗余块RBLKl至RBLKn中的一个，而不选择保证块GBLKl和GBLK2。例如，当提供表示第一保证块GBLKl的保证块选择地址GSA时，可响应于使能的替换信号GRP来选择第一冗余块RBLKl。当提供表示第二保证块GBLK2的保证块选择地址GSA时，可响应于使能的替换信号GRP来选择第二冗余块RBLK2。
[0040]当替换信号GRP被禁止时，地址译码器120可响应于译码的保证块选择地址来选择保证块GBLKl和GBLK2中的一个。
[0041]因此，当保证块GBLKl和GBLK2中的一个有缺陷时，地址译码器120可响应于替换信号GRP而选择用于缺陷保证块的冗余块，以便用选中的冗余块来替换缺陷保证块。