接收电路、接收电路的实现方法及ic卡的制作方法
【专利说明】
【技术领域】
[0001]本发明涉及集成电路硬件实现和智能卡技术领域，尤其涉及一种接收电路、接收电路的实现方法及IC卡。
【【背景技术】】
[0002]随着超大规模集成电路技术、计算机技术以及信息安全技术等的发展，IC卡由起初的塑料卡片发展到带有芯片的IC卡，并且IC卡的种类更加丰富，技术日趋成熟，在国内外已经得到了广泛的应用。
[0003]由于智能卡要与各种类型的接口设备终端进行通信和数据交换，这样要求智能卡在电气特性方面运转一致，因此，国际标准IS07816中规定了智能卡的基本电气特性，如图1所示为触电电极排列和编号。其中，C3触点提供给卡的是输入时钟，它提供数据传输速率的基准。卡时钟的最低频率为IMHz，最大频率为5MHz。在没有特殊说明的情况下，稳定工作时的时钟信号的占空比为40%至60%。卡与终端的数据传输是通过C7触点实现的。当用作接收模式时，这个触点是输入端，当用作发送模式时，这个触点是输出端。当卡或接口设备工作在接收模式时，该触点应该为高电平，当卡和接口设备处在传输不匹配模式时，它将处在不定态。
[0004]因此，当前迫切需要提供一种能够对IS07816协议的适用性和兼容性良好的接收电路。
【
【发明内容】
】
[0005]本发明的目的在于提供一种接收电路，该接收电路的结构简洁、抗干扰性强，对协议的适用性和兼容性良好。
[0006]为实现上述目的，本发明采用下述技术方案:
[0007]一种接收电路，包括:
[0008]数据检测模块，用于对数据线上的毛刺进行滤波，并判断所述数据线上有效信号的起始位；
[0009]数据采样模块，电性连接于所述数据检测模块，对所述数据线上有效信号的起始位后的数据进行采样和滤波处理，以获取有效的比特信号；
[0010]数据缓存模块，电性连接于所述数据采样模块，用于将所述比特信号经过串并转换变成有效字节，并缓存所述有效字节；及
[0011]时钟模块，与所述数据检测模块、所述数据采样模块及所述数据缓存模块均电性连接，所述时钟模块用于对输入的时钟信号进行处理，产生频率为IETU时钟信号M倍的时钟，并将经处理后的时钟信号作为所述数据检测模块、所述数据采样模块和所述数据缓存模块的时钟，其中，M为采样倍数，M>5，IETU = (F/D)*(l/f)，其中，F为时钟分频因子，D为波特率调整因子，f为C3 口输入的时钟频率，T = (F/(D*M))*(l/f)，T为时钟模块产生的接收时钟的周期。
[0012]在一些实施例中，所述数据检测模块包括移位寄存器和比较器，所述移位寄存器的两端分别电性连接于所述时钟模块和所述比较器，所述时钟模块产生的时钟作为所述移位寄存器的时钟，所述时钟的频率为ETU的M倍。
[0013]在一些实施例中，所述移位寄存器由N个寄存器组成，且N〈M，所述数据线上的数据沿第一个寄存器输入，经过每拍时钟后，所述数据依次右移动一位，当所述移位寄存器里面的数据和所述比较器内的预置数据相匹配时，得到所述数据线上有效信号的起始位。
[0014]在一些实施例中，所述M为8，所述每拍时钟为0.125个ETU，所述N为4，所述比较器内的预置数据的序列为“0011”。
[0015]在一些实施例中，所述数据采样模块包括移位寄存器、采样定时器、加法器及比较器，所述移位寄存器一端电性连接于所述数据检测模块，另一端电性连接于所述加法器，所述加法器还电性连接于所述采样定时器及所述比较器，所述采样定时器从所述有效信号的起始位开始用ETU的M倍频时钟进行计时。
[0016]在一些实施例中，所述移位寄存器由N个寄存器组成，且N〈M，所述采样定时器保证每一个ETU的中间采样点进入N/2的寄存器，当所述加法器求出的和小于N/2时，所述比较器判定数据线上数据为O ;当所述加法器求出的和大于等于N/2时，所述比较器判定数据线上数据为I。
[0017]另外，本发明还提供了一种接收电路的实现方法，包括下述步骤:
[0018]通过数据检测模块对数据线上的毛刺进行滤波，并判断所述数据线上有效信号的起始位；
[0019]通过数据采样模块对所述数据线上有效信号的起始位后的数据进行采样和滤波处理，以获取有效的比特信号；
[0020]通过数据缓存模块将所述比特信号经过串并转换变成有效字节，并缓存所述有效子；
[0021]通过时钟模块用于对输入的时钟信号进行处理，产生频率为IETU时钟信号M倍的时钟，并将经处理后的时钟信号作为所述数据检测模块、所述数据采样模块和所述数据缓存模块的时钟，其中，M为采样倍数，M>5，1ETU = (F/D)*(l/f)，其中，F为时钟分频因子，D为波特率调整因子，f为C3 口输入的时钟频率，T = (F/(D*M))*(l/f)，T为所述时钟模块产生的接收时钟的周期。
[0022]此外，本发明还提供了一种IC卡，包括所述的接收电路。
[0023]本发明采用上述技术方案的有益效果在于:
[0024]本发明上述实施例提供的接收电路通过数据检测模块对数据线上的毛刺进行滤波，并判断所述数据线上有效信号的起始位；通过数据采样模块对所述数据线上有效信号的起始位后的数据进行采样和滤波处理，以获取有效的比特信号；通过数据缓存模块将所述比特信号经过串并转换变成有效字节，并缓存所述有效字节；通过时钟模块用于对输入的时钟信号进行处理，产生频率为IETU时钟信号M倍的时钟，并将经处理后的时钟信号作为所述数据检测模块、所述数据采样模块和所述数据缓存模块的时钟，上述数据接收电路结构简单、抗干扰性强，对IS07816协议的适用性和兼容性良好。
【【附图说明】】
[0025]图1为本发明现有技术提供的触电电极排列和编号；
[0026]图2为本发明提供的接收电路的结构示意图；
[0027]图3为本发明提供的数据检测模块的结构示意图；
[0028]图4为本发明提供的数据检测模块的工作示意图；
[0029]图5为本发明提供的数据采样模块的结构示意图；
[0030]图6为本发明提供的接收电路的接收方法的步骤流程图。
【【具体实施方式】】
[0031]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
[0032]在申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0033]请参阅图2，图2为本发明实施例提供的接收电路100的结构示意图，包括数据检测模块110、数据采样模块120、数据缓存模块130及时钟模块140。
[0034]其中:
[0035]数据检测模块110用于对数据线上的毛刺进行滤波，并判断所述数据线上有效信号的起始位。
[0036]请参阅图3，为本发明提供的数据检测模块110的结构示意图，包括移位寄存器111和比较器112，移位寄存器111的两端分别电性连接于时钟模块140和比较器112，时钟模块140产生的时钟作为移位寄存器111的时钟，所述时钟的频率为ETU的M倍。
[0037]优选地，移位寄存器111由N个寄存器组成(分别记为S1、S2……5沁，且％11，所述数据线上的数据沿第一个寄存器输入，经过每拍时钟后，所述数据依次右移动一位，当移位寄存器111里面的数据和比较器112内的预置数据相匹配时，得到所述数据线上有效信号的起始位。
[0038]请参阅图4，为本发明提供的数据检测模块110的工作示意图。其中，M为8，所述每拍时钟为0.125个ETU (基本时间单元；elementary time unit)，所述N为4，比较器112内的预置数据的序列为“0011”。从图4中可以看出，当数据从C7端口持续输入时候，某个时间点，下跳沿附近的高电平Dl被采样，首先输入到SI ;下一拍输入到Dl被移位到S2，同时高电平D2被采样到SI ;第三拍时候，低电平D3被采样到SI，高电平D2在S2，高电平Dl在S3 ;第四拍的时候，低电平D4被采样在SI，低电平D3被采样到S2，高电平D2在S3，高电平Dl在S4。此时，移位寄存器111的值和比较器112内的预置数据相匹配时候，判断起始有效。即使C7输入的数据有毛刺时，当毛刺宽度不大于2次采样的间隔时，都可以保证正确的起始位判定。
[0039]数据采样模块120电性连接于数据检测模块110，对所述数据线上有效信号的起始位后的数据进行采样和滤波处理，以获取有效的比特信号。
[0040]优选地，请参阅图5，为本发明提供的数据采样模块1