20的结构示意图，包括移位寄存器121、加法器122、比较器123及采样定时器124，移位寄存器121 —端电性连接于数据检测模块110，且具体连接于数据检测模块110的比较器112，另一端电性连接于加法器122，加法器122还电性连接于采样定时器124及比较器123，采样定时器124从所述有效信号的起始位开始用ETU的M倍频时钟进行计时。
[0041]进一步地，移位寄存器121由N个寄存器组成(分别记为S1、S2……SN)，且N〈M，采样定时器124保证每一个ETU的中间采样点进入N/2的寄存器，当加法器122求出的和小于N/2时，比较器123判定数据线上数据为O ;当加法器122求出的和大于等于N/2时，比较器123判定数据线上数据为I。可以理解，采样的时候，采样数据在移位寄存器中会依次右移，采样定时器124会记录ETU的中间采样点，当ETU的中间采样点正好移动到移位寄存器121的中间点即N/2这个寄存器上，就启动比较过程。就实际应用中来看，N-1/2和N+1/2，即偏左偏右一位在应用上都没有关系。
[0042]从图5中可以看出，C7数据端口数据持续输入到移位寄存器121，移位寄存器121里的每个比特数据输入到一个加法器122内求和。采样定时器124从起始位有效开始，用ETU的M倍频时钟进行计时。采样定时器124保证在每一个ETU的中间采样点正好进入S(N/2)这个寄存器时，启动求和运算和比较运算。当加法器122求出的和小于N/2时，比较器123判定数据线上数据为O ;当加法器122求出的和大于等于N/2时，比较器123判定数据线上数据为I。
[0043]数据缓存模块130电性连接于数据采样模块120，用于将所述比特信号经过串并转换变成有效字节，并缓存所述有效字节，等待使用者取出。
[0044]时钟模块140与数据检测模块110、数据采样模块120及数据缓存模块130均电性连接，时钟模块140用于对输入的时钟信号进行处理，产生频率为IETU时钟信号M倍的时钟，并将经处理后的时钟信号作为数据检测模块110、数据采样模块120和数据缓存模块130的时钟，其中，M为采样倍数，M>5，1ETU = (F/D) * (1/f)，其中，F为时钟分频因子，D为波特率调整因子，f为C3 口输入的时钟频率，T = (F/(D*M))*(l/f)，T为时钟模块140产生的接收时钟的周期。
[0045]请参阅图6，为本发明提供的一种接收电路的实现方法的步骤流程图，包括下述步骤:
[0046]步骤SllO:通过数据检测模块110对数据线上的毛刺进行滤波，并判断所述数据线上有效信号的起始位；
[0047]步骤S120:通过数据采样模块120对所述数据线上有效信号的起始位后的数据进行采样和滤波处理，以获取有效的比特信号；
[0048]步骤S130:通过数据缓存模块130将所述比特信号经过串并转换变成有效字节，并缓存所述有效字节；
[0049]步骤S140:通过时钟模块140用于对输入的时钟信号进行处理，产生频率为IETU时钟信号M倍的时钟，并将经处理后的时钟信号作为数据检测模块110、数据采样模块120和数据缓存模块130的时钟，其中，M为采样倍数，M>5，1ETU = (F/D) * (1/f)，其中，F为时钟分频因子，D为波特率调整因子，f为C3 口输入的时钟频率，T = (F/(D*M))*(l/f)，T为时钟模块产生的接收时钟的周期。
[0050]此外，本发明还提供了一种IC卡，包括所述的接收电路100。上述IC卡适用于手机SIM卡、智能卡安全芯片等硬件产品。
[0051]本发明上述实施例提供的接收电路100通过数据检测模块110对数据线上的毛刺进行滤波，并判断所述数据线上有效信号的起始位；通过数据采样模块120对所述数据线上有效信号的起始位后的数据进行采样和滤波处理，以获取有效的比特信号；通过数据缓存模块130将所述比特信号经过串并转换变成有效字节，并缓存所述有效字节；通过时钟模块140用于对输入的时钟信号进行处理，产生频率为IETU时钟信号M倍的时钟，并将经处理后的时钟信号作为数据检测模块110、数据采样模块120和数据缓存模块130的时钟，上述数据接收电路结构简单、抗干扰性强，对IS07816协议的适用性和兼容性良好。
[0052]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【主权项】
1.一种接收电路，其特征在于，包括: 数据检测模块，用于对数据线上的毛刺进行滤波，并判断所述数据线上有效信号的起始位； 数据采样模块，电性连接于所述数据检测模块，对所述数据线上有效信号的起始位后的数据进行采样和滤波处理，以获取有效的比特信号； 数据缓存模块，电性连接于所述数据采样模块，用于将所述比特信号经过串并转换变成有效字节，并缓存所述有效字节；及 时钟模块，与所述数据检测模块、所述数据采样模块及所述数据缓存模块均电性连接，所述时钟模块用于对输入的时钟信号进行处理，产生频率为IETU时钟信号M倍的时钟，并将经处理后的时钟信号作为所述数据检测模块、所述数据采样模块和所述数据缓存模块的时钟，其中，M为采样倍数，M>5，IETU = (F/D)*(l/f)，其中，F为时钟分频因子，D为波特率调整因子，f为C3 口输入的时钟频率，T = (F/ (D*M)) * (1/f)，T为所述时钟模块产生的接收时钟的周期。
2.根据权利要求1所述的接收电路，其特征在于，所述数据检测模块包括移位寄存器和比较器，所述移位寄存器的两端分别电性连接于所述时钟模块和所述比较器，所述时钟模块产生的时钟作为所述移位寄存器的时钟，所述时钟的频率为ETU的M倍。
3.根据权利要求2所述的接收电路，其特征在于，所述移位寄存器由N个寄存器组成，且N〈M，所述数据线上的数据沿第一个寄存器输入，经过每拍时钟后，所述数据依次右移动一位，当所述移位寄存器里面的数据和所述比较器内的预置数据相匹配时，得到所述数据线上有效信号的起始位。
4.根据权利要求3所述的接收电路，其特征在于，所述M为8，所述每拍时钟为0.125个ETU，所述N为4，所述比较器内的预置数据的序列为“ OO11”。
5.根据权利要求1所述的接收电路，其特征在于，所述数据采样模块包括移位寄存器、采样定时器、加法器及比较器，所述移位寄存器一端电性连接于所述数据检测模块，另一端电性连接于所述加法器，所述加法器还电性连接于所述采样定时器、及所述比较器，所述采样定时器从所述有效信号的起始位开始用ETU的M倍频时钟进行计时。
6.根据权利要求5所述的接收电路，其特征在于，所述移位寄存器由N个寄存器组成，且N〈M，所述采样定时器保证每一个ETU的中间采样点进入N/2的寄存器，当所述加法器求出的和小于N/2时，所述比较器判定数据线上数据为O ;当所述加法器求出的和大于等于N/2时，所述比较器判定数据线上数据为I。
7.一种接收电路的实现方法，其特征在于，包括下述步骤: 通过数据检测模块对数据线上的毛刺进行滤波，并判断所述数据线上有效信号的起始位； 通过数据采样模块对所述数据线上有效信号的起始位后的数据进行采样和滤波处理，以获取有效的比特信号； 通过数据缓存模块将所述比特信号经过串并转换变成有效字节，并缓存所述有效字-K-T ； 通过时钟模块用于对输入的时钟信号进行处理，产生频率为IETU时钟信号M倍的时钟，并将经处理后的时钟信号作为所述数据检测模块、所述数据采样模块和所述数据缓存模块的时钟，其中，M为采样倍数，M>5，IETU = (F/D)*(l/f)，其中，F为时钟分频因子，D为波特率调整因子，f为C3 口输入的时钟频率，T = (F/(D*M))*(l/f)，T为所述时钟模块产生的接收时钟的周期。
8.—种IC卡，其特征在于，包括权利要求1至7任一项所述的接收电路。
【专利摘要】本发明提供了一种接收电路，通过数据检测模块对数据线上的毛刺进行滤波，并判断所述数据线上有效信号的起始位；通过数据采样模块对所述数据线上有效信号的起始位后的数据进行采样和滤波处理，以获取有效的比特信号；通过数据缓存模块将所述比特信号经过串并转换变成有效字节，并缓存所述有效字节；通过时钟模块用于对输入的时钟信号进行处理，产生频率为1ETU时钟信号M倍的时钟，并将经处理后的时钟信号作为所述数据检测模块、所述数据采样模块和所述数据缓存模块的时钟，上述数据接收电路结构简单、抗干扰性强，对ISO7816协议的适用性和兼容性良好。另外，本发明还提供了包括上述接收电路的接收方法及包括上述接收电路的IC卡。
【IPC分类】G11C19-28
【公开号】CN104637540
【申请号】CN201410620014
【发明人】陈毅成, 黄容, 张明宇
【申请人】深圳中科讯联科技有限公司
【公开日】2015年5月20日
【申请日】2014年11月6日