A功能的LPC设备。DMA流程是LPC设备通过相应引脚(例如LDRQ#引脚)经由LPC总线接口向LPC主模块申请DMA服务，该请求被转至DMA引擎模块进行仲裁；如果该请求是DMA写请求，则DMA引擎模块先向LPC主模块发出DMA读请求，LPC主模块仲裁成功后执行DMA写周期，通过LPC总线接口将LPC设备的数据读进来并传给DMA引擎模块，DMA引擎模块收到数据后便向AXI主模块发起写请求，通过AXI主模块将数据写入AXI总线上的主存中，最后LPC主模块在内部寄存器中登记DMA完成标志位至此DMA写结束；如果该请求是DMA读请求，则DMA引擎模块先向AXI主模块发出读请求，通过AXI主模块从AXI总线上的主存中读出数据，然后将数据转发给LPC主模块，LPC主模块执行DMA读周期，通过LPC总线接口将数据传给LPC设备，最后LPC主模块在内部寄存器中登记DMA完成标志位，至此DMA读结束。
[0023]优选地，本发明的LPC主机控制器所采取的中断机制是INT中断(边带信号)加寄存器轮询的机制。具体流程是，对于DMA读，如上述流程所述，当最后一批数据由LPC总线接口传输给LPC设备后，LPC设备通过相应引脚(例如SIRQ#引脚)上报串行中断，LPC主模块收到此串行中断后产生一个INT中断(边带信号)上报外部的中断系统，中断系统通过AHB总线查询内部寄存器中的中断寄存器和DMA完成标志寄存器，以此来确认DMA读的完成；对于DMA写，如上述流程所述，当最后一批数据由LPC设备传至LPC主模块中后，LPC设备通过相应引脚(例如SIRQ#引脚)上报串行中断，LPC主模块收到此串行中断后产生一个INT中断(边带信号)上报外部的中断系统，此时，数据还暂存在LPC主模块中，尚未真正被写入AXI总线上的主存中，所以外部中断系统此时只能查询到中断寄存器中有LPC中断(SIRQ中断)，但DMA完成标志寄存器显示的是DMA未完成，故外部中断系统需等待，直到AXI主将最后一批数据传给AXI总线上的主存，并收到完成响应后，才再次查询寄存器中的DMA完成标志位，以此来确认DMA写的完成。
[0024]本发明的LPC主机控制器支持256MB的闪存存储器寻址空间和64MB固件闪存寻址空间。
[0025]例如，为了使得LPC主机控制器装置支持输入输出、存储器、固件存储和DMA四种周期类型，其中在所述LPC主机控制器装置内部实现4通道的LPC专用DMA控制器，以同时支持2个带DMA功能的LPC设备。例如，该LPC主机控制器装置可作为IP移植到可编程逻辑器件(FPGA或CPLD)中或专用集成电路ASIC中。
[0026]本发明采用了被业界广泛采用的AMBA总线架构，不再依附于复杂的PC1-Express或自定义专用总线架构，在降低了开发难度的同时也大大增强了其易移植于各类平台的通用性，此外，其内部集成的专用DMA引擎使得DMA传输更加快速高效。
[0027]可以采用可编程逻辑器件(FPGA或CPLD)或专用集成电路ASIC实现根据本发明优选实施例的基于AMBA总线架构的LPC主机控制器装置。
[0028]可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种基于AMBA总线架构的LPC主机控制器装置，用于实现AMBA总线架构上的AHB和AXI总线与LPC总线之间的数据通信，其特征在于包括:AHB总线、AXI总线、AHB从接口模块、AXI主接口模块、LPC总线接口模块、LPC主模块和DMA引擎模块；其中AHB总线接口和LPC总线接口之间实现了 LPC 1.1总线协议中规定的输入输出、存储器、固件三种周期类型的数据传输，而AXI总线接口和LPC总线接口之间实现了 LPC 1.1总线协议中规定的DMA周期类型的数据传输。2.根据权利要求1所述的装置，其特征在于，AHB从接口模块与AHB总线相连，用于接收来自AHB总线上的读写请求并实现相关数据的传输;AXI主接口模块与AXI总线相连，用于向AXI总线发起读写请求并实现相关数据的传输；LPC总线接口模块用于实现与LPC设备的线路连接；LPC主模块遵循LPC 1.1协议的规定，用于实现输入输出、存储器、固件周期和DMA周期的读写请求的检测、仲裁、执行和异常处理，以及串行中断的模式切换、请求检测和清除处理；DMA引擎模块用于实现DMA请求的检测、通道仲裁、DMA服务启动和请求取消处理。3.根据权利要求1或2所述的装置，其特征在于，所述LPC主机控制器装置采用带外中断信号以及寄存器查询/轮询的中断机制来处理LPC设备的串行中断。4.根据权利要求1或2所述的装置，其特征在于，所述LPC主机控制器装置支持输入输出、存储器、固件存储和DMA四种周期类型，其中在所述LPC主机控制器装置内部实现4通道的LPC专用DMA控制器，以同时支持2个带DMA功能的LPC设备。5.根据权利要求1或2所述的装置，其特征在于，对于10或存储周期，如果AHB总线上的数据位宽为16比特或32比特，则LPC主模块自动将AHB总线的请求拆分为2个或4个LPC总线的10或存储周期请求。6.根据权利要求1或2所述的装置，其特征在于，所述LPC主机控制器装置支持256MB的闪存存储器寻址空间和64MB固件闪存寻址空间。7.根据权利要求1或2所述的装置，其特征在于，所述LPC主机控制器装置可作为IP移植到可编程逻辑器件(FPGA或CPLD)中或专用集成电路ASIC中。
【专利摘要】本发明提供了一种基于AMBA总线架构的LPC主机控制器装置，用于实现AMBA总线架构上的AHB和AXI总线与LPC总线之间的数据通信，包括：AHB总线、AXI总线、AHB从接口模块、AXI主接口模块、LPC总线接口模块、LPC主模块和DMA引擎模块；其中AHB总线接口和LPC总线接口之间实现了LPC？1.1总线协议中规定的输入输出、存储器、固件三种周期类型的数据传输，而AXI总线接口和LPC总线接口之间实现了LPC？1.1总线协议中规定的DMA周期类型的数据传输。
【IPC分类】G06F13/24, G06F13/28
【公开号】CN105389276
【申请号】CN201510790882
【发明人】张琦滨, 汪争, 蔡良锋, 叶维, 韩文燕, 张亮, 刘亮, 徐毅
【申请人】无锡江南计算技术研究所
【公开日】2016年3月9日
【申请日】2015年11月17日