三相时钟恢复延迟校准的制作方法
【专利说明】
[0001] 相关申请的交叉引用
[0002] 本申请要求于2013年7月23日提交的美国临时专利申请No. 61/857, 572的优先 权和权益，该申请的全部内容通过引用纳入于此。
技术领域
[0003] 本公开一般涉及高速数据通信接口，尤其涉及多线、多相数据通信链路中的时钟 校准。
[0004] 背景
[0005] 移动设备（诸如蜂窝电话）的制造商可从各种来源（包括不同制造商）获得移动 设备的各组件。例如，蜂窝电话中的应用处理器可从第一制造商获得，而蜂窝电话的显示器 可从第二制造商获得。可使用物理接口（其可以是基于标准的或是设计上专有的）来互连 应用处理器、显示器和/或其他设备。在一个示例中，显示组件可提供遵从由移动行业处理 器接口联盟（MIPI)所规定的显示系统接口（DSI)标准的接口。
[0006] 在多线接口中，通信链路的最大速度和时钟数据恢复（CDR)电路的能力可受与在 通信链路上传送的信号转变有关的最大时间变动所限制。不同导线上的转变可在信号转 变时间上展现不同的变动，这可能导致接收方设备中的接收机的输出在相对于数据或码元 边界的不同时间改变。多线信号中较大的转变时间差异通常需要在CDR电路中实现延迟元 件，其中该延迟元件具有的最小延迟至少长达最小接收机转变事件与最大接收机转变事件 之差。该延迟元件的最大时间可因显著地限制传输时钟的周期而限定通信链路上的吞吐 量。而且，该延迟元件的最大时间可随工作条件（包括功率、电压和温度）而变化。
[0007] 概述
[0008] 本文公开的实施例提供了实现对多相传输系统中使用的时钟的校准的系统、方法 和装置。可针对多相信号的每次传输执行校准，并且校准允许数据恢复电路更紧凑的工作 裕度。该装置可包括具有可共处于电子装置中并通过一个或多个数据链路通信地耦合的多 个集成电路（1C)设备的移动终端。
[0009] 在本公开的各种方面，一种校准方法包括包含检测多线通信接口的三条或更多条 导线的信令状态的一系列转变的校准方法。该一系列转变中的每个转变可对应于在多线通 信接口上传送的前置码中的连续码元之间的边界。在一方面，该校准方法包括从该一系列 转变中推导出接收时钟，基于该一系列转变来确定转变区，以及校准对应于该转变区的历 时的延迟时段。在一方面，该校准方法包括在前置码终止后从多线通信接口接收数据码元。 可使用基于延迟时段修改的接收时钟的版本来接收数据码元。
[0010] 在一方面，可通过以下操作来接收数据码元：检测与第一数据码元和第二数据码 元之间的边界相对应的第一检出转变并在基于延迟时段的时间段内忽略其他转变检测，以 及在该时间段流逝后捕捉当前数据码元。被忽略的转变检测可对应于第一数据码元与第二 数据码元之间的相同边界。
[0011] 在一方面，校准延迟时段包括估计该一系列转变中的转变之间的定时差异，并且 基于这些定时差异中的最大定时差异来计算该延迟时段。可相对于接收时钟来估计这一系 列转变中的转变之间的定时差异。可使用逐次逼近算法或线性搜索算法来校准延迟时段。
[0012] 在一方面，该一系列转变中的每个转变由多个检测器中的单个检测器检测到。该 多个检测器中的每个检测器可被配置成确定多线通信接口的两条导线的信令状态之间的 差异。这两条导线可携带多相信号的不同版本。该多个检测器可包括差分接收机。每个差 分接收机可被配置成从与其他差分接收机不同的导线对接收信号。
[0013] 在一方面，前置码基于格雷码。该前置码可包括在耦合至多线通信接口的传送设 备与接收设备之间传达的控制信息中所标识的码元序列。
[0014] 在本公开的各种方面，一种装备包括用于检测多线通信接口的三条或更多条导线 的信令状态的一系列转变的装置。该一系列转变中的每个转变可对应于在多线通信接口 上传送的前置码中的连续码元之间的边界。在一方面，该装备包括用于从该一系列转变中 推导出接收时钟的装置、用于基于该一系列转变来确定转变区的装置、以及用于校准对应 于该转变区的历时的延迟时段的装置。在一方面，该装备包括用于在前置码终止后从多线 通信接口接收数据码元的装置。可使用基于延迟时段修改的接收时钟的版本来接收数据码 JL·〇
[0015] 在本公开的各种方面，一种装置包括被配置成检测多线通信接口的三条或更多条 导线的信令状态的一系列转变的处理电路。该一系列转变中的每个转变可对应于在多线通 信接口上传送的前置码中的连续码元之间的边界。在一方面，该处理电路可被配置成从该 一系列转变中推导出接收时钟，基于该一系列转变来确定转变区，校准对应于该转变区的 历时的延迟时段，以及在前置码终止后从多线通信接口接收数据码元。可使用基于延迟时 段修改的接收时钟的版本来接收数据码元。
[0016] 在本公开的各种方面，一种处理器可读存储介质可具有一条或多条指令，该一条 或多条指令在由至少一个处理电路执行时使该至少一个处理电路检测多线通信接口的三 条或更多条导线的信令状态的一系列转变。该一系列转变中的每个转变可对应于在多线通 信接口上传送的前置码中的连续码元之间的边界。在一方面，这些指令可使该处理电路从 一系列转变中推导出接收时钟，基于该一系列转变来确定转变区，以及校准对应于该转变 区的历时的延迟时段。在一方面，这些指令可使该处理电路在前置码终止后从多线通信接 口接收数据码元。可使用基于延迟时段修改的接收时钟的版本来接收数据码元。该处理器 可读存储介质可包括非瞬态存储介质。
[0017] 附图简述
[0018] 图1描绘了在各1C设备之间采用数据链路的装置，该数据链路根据多个可用标准 之一来选择性地操作。
[0019] 图2解说了在各1C设备之间采用数据链路的装置的系统架构，该数据链路根据多 个可用标准之一来选择性地工作。
[0020] 图3解说了N相极性数据编码器。
[0021 ] 图4解说了N相极性编码接口中的信令。
[0022] 图5是解说Μ线N相极性解码器中的潜在状态转变的状态图。
[0023] 图6解说了 3线Ν相极性解码器。
[0024] 图7解说了Μ线Ν相极性解码器中的转变检测。
[0025] 图8是信号上升时间对Μ线N相极性解码器中的转变检测的影响的简化示例。
[0026] 图9是解说Μ线N相极性解码器中的转变和眼区的示图。
[0027] 图10包括解说Ν相极性编码中的转变区可变性的时序图。
[0028] 图11包括解说可由在Ν相极性解码器中使用的单个差分接收机检测到的转变的 时序图。
[0029] 图12包括解说Ν相编码传输的时序图和Ν相极性编码传输的前置码的示例。
[0030] 图13是解说在Ν相极性解码器中使用的校准电路的简化框图。
[0031] 图14是解说采用可根据本文公开的某些方面来适配的处理系统的装置的示例的 框图。
[0032] 图15是用于Μ线Ν相信号转变对准的方法的流程图。
[0033] 图16是解说采用Μ线Ν相时钟校准电路的装置的硬件实现的示例的示图。
[0034] 详细描述
[0035] 现在参照附图描述各个方面。在以下描述中，出于解释目的阐述了众多具体细节 以提供对一个或多个方面的透彻理解。然而，明显的是，没有这些具体细节也可实践此种 (类）方面。
[0036] 如本申请中所使用的，术语"组件"、"模块"、"系统"及类似术语旨在包括计算机相 关实体，诸如但并不限于硬件、固件、硬件与软件的组合、软件、或执行中的软件。例如，组件 可以是但不限于是，在处理器上运行的进程、处理器、对象、可执行件、执行的线程、程序和/ 或计算机。作为解说，在计算设备上运行的应用和该计算设备两者皆可以是组件。一个或多 个组件可驻留在进程和/或执行的线程内，且组件可以本地化在一台计算机上和/或分布 在两台或更多台计算机之间。另外，这些组件能从其上存储着各种数据结构的各种计算机 可读介质来执行。这些组件可藉由本地和/或远程进程来通信，诸如根据具有一个或多个 数据分组的信号来通信，这样的数据分组诸如是来自藉由该信号与本地系统、分布式系统 中另一组件交互的、和/或跨诸如因特网之类的网络与其他系统交互的一个组件的数据。
[0037] 此外，术语"或"旨在表示包含性"或"而非排他性"或"。即，除非另外指明或从上 下文能清楚地看出，否则短语"X采用Α或Β"旨在表示任何自然的可兼排列。S卩，短语"X 米用A或B"得到以下任何实例的满足：X米用A;X米用B;或X米用A和B两者。另外，本 申请和所附权利要求书中所用的冠词"一"和"某" 一般应当被理解成表示"一个或多个"， 除非另外声明或者可从上下文中清楚看出是指单数形式。
[0038] 本发明的某些方面可适用于被部署在电子设备之间的通信链路，这些电子设备可 包括装置（诸如电话、移动计算设备、电器、汽车电子设备、航空电子系统等）的子组件。图 1描绘了采用1C设备之间的通信链路的装置的简化示例。装置100可包括可操作地耦合 到处理电路102的通信收发机106。在一个示例中，装置100可包括无线通信设备，该无线 通信设备通过RF收发机106与无线电接入网（RAN)、核心接入网、因特网和/或另一网络 通信。处理电路102可包括专用IC(ASIC) 108和/或一个或多个其他1C设备。ASIC108 可包括一个或多个处理设备、逻辑电路等等。处理电路102可包括和/或耦合至处理器可 读存储（诸如存储器112)，该处理器可读存储可维护可由处理电路102的处理器执行的指 令以及可由处理电路102操纵的数据。处理电路102的某些功能可由操作系统以及应用编 程接口（API)llO层中的一者或多者来控制，该API110层支持并允许执行驻留在存储介质 (诸如存储器设备112)中的软件模块。存储器设备112可包括只读存储器（ROM)或随机 存取存储器（RAM)、电可擦除可编程ROM(EEPR0M)、闪存卡、或可以在处理系统和计算平台 中使用的任何存储器设备。处理电路102可包括或访问本地数据库114,该本地数据库114 可维护用于配置和操作该装置100的操作参数和其它信息。本地数据库114可使用数据库 模块、闪存、磁介质、EEPR0M、光学介质、磁带、软盘或硬盘等中的一者或多者来实现。处理电 路102也可以可操作地耦合至外部设备，诸如天线122、显示器124、操作者控件（诸如按键 板126、按钮、摇杆或滑块开关128)、和/或其他组件。
[0039] 图2是解说装置200的某些方面的示意框图，该装置200诸如是无线移动设备、移 动电话、移动计算系统、无线电话、笔记本计算机、平板计算设备、媒体播放器、游戏设备、电 器、可穿戴计算设备等。装置200可包括通过通信链路220交换数据和控制信息的多个1C 设备202和230。通信链路220可被用于连接1C设备202和222,无论1C设备202、222彼 此紧邻还是位于装置200的物理上不同的部分中。在一个示例中，通信链路220可被设在 搭载1C设备202和230的芯片载体、基板或电路板上。在另一示例中，第一 1C设备202可 位于折叠式电话的键盘部分中，而第二1C设备230可位于折叠式电话的显示器部分中。在 另一示例中，通信链路220的一部分可包括电缆或光学连接。
[0040] 通信链路220可包括多个信道222、224和226。一个或多个信道226可以是双向 的，并且可以在半双工模式中和/或在全双工模式中操作。一个或多个信道222和224可 以是单向的。通信链路220可以是非对称的，由此在一个方向上提供较高带宽。在一个示例 中，第一通信信道222可被称为前向链路222,而第二通信信道224可被称为反向链路224。 第一