传输装置、控制器以及由传输装置和控制器构成的系统的制作方法
【技术领域】
[0001]本发明的实施方式涉及传输装置、控制器以及由传输装置和控制器构成的系统。
【背景技术】
[0002]以往，存在安装有对控制器的通信命令进行处理的功能的传输装置与控制器的系统总线连接而成的系统。在这样的系统中，在传输装置侧执行的处理和在控制器侧执行的任务处理以非同步的方式进行动作，在各自的定时使用系统共享资源(系统总线、共享存储器等)的情况下，有时使用系统共享资源的定时会重复。在产生了这样的重复的情况下，有时在控制器的任务执行中产生延迟。作为其对策，例如，一般采取如下方法，即，针对在传输装置中长期占有系统共享资源的处理，在重要部分设置等待时间，在该等待时间的期间暂时向其他方出让系统共享资源。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1:(日本)特开平8-147178号公报
【发明内容】
[0006]发明要解决的课题
[0007]但是，在上述方法中，在出让系统共享资源之前的期间，也存在控制器的任务执行延迟的可能性。
[0008]本发明要解决的课题在于，提供一种在控制器侧的任务的执行能够不受到传输装置侧的处理的影响而无延迟地执行的传输装置、控制器、以及由传输装置和控制器构成的系统。
[0009]用于解决课题的手段
[0010]实施方式的传输装置经由系统总线而与控制器连接。作为其结构，具备:第一传输控制部，进行通过系统总线的传输控制；以及控制部，将使用包含系统总线的系统共享资源的处理不予执行而是进行保留，在从控制器通知了系统共享资源的空闲时，实施所保留的使用系统共享资源的处理。
【附图说明】
[0011]图1是表示第一实施方式所涉及的由传输装置以及控制器构成的系统的整体结构(概略)的框图。
[0012]图2是例示了该实施方式中的套接字信息的图。
[0013]图3是说明该实施方式中的接收处理(前半)的流程图。
[0014]图4是说明该实施方式中的接收处理(后半)的流程图。
[0015]图5是例示了该实施方式中的接收请求参数的数据结构的图。
[0016]图6是例示了该实施方式中的等待处理数据的数据结构的图。
[0017]图7是该实施方式中的资源等待处理队列的概念图。
[0018]图8是表示基于以往方式的延迟的产生的图。
【具体实施方式】
[0019](第一实施方式)
[0020]图1是第一实施方式所涉及的由传输装置以及控制器构成的系统的整体结构(概略)的框图。
[0021]图1所示的第一实施方式的系统1构成为，多个(在图1中是两个)传输装置20A、20B经由系统总线30而与一个或多个(在图1中是一个)控制器10连接。
[0022]控制器10中，CPU 11、主存储器12、以及系统总线控制电路14经由控制器10的内部总线而连接，共享存储器13与系统总线控制电路14连接。共享存储器13是能够从本装置以及其他装置访问且能够改写的存储器。系统总线控制电路14是用于进行系统总线30、控制器10的内部总线以及与共享存储器13连接的总线之间的传输控制的电路。CPU 11以及主存储器12部分是作为所谓计算机而发挥作用的部分，启动时在未图示的ROM中保存的多个处理模块所构成的控制程序在主存储器中被展开，CPU 11执行该控制程序，从而通过控制器10自身的控制以及通信命令(或者中断)来实施对于传输装置20A、20B的控制。此外，主存储器12也作为CPU 11的工作区域而使用。
[0023]传输装置20A构成为，CPU 21A、主存储器22A、以及系统总线控制电路24A经由传输装置21A的内部总线而连接，共享存储器23A与系统总线控制电路24A连接。进而，与LAN(局域网，Local Area Network)等传输路径40A连接且进行与该传输路径40A之间的传输控制的LAN控制器25A连接到传输装置20A的内部总线。
[0024]传输装置20B构成为，CPU 21B、主存储器22B、以及系统总线控制电路24B经由传输装置20B的内部总线而连接，共享存储器23B与系统总线控制电路24B连接。进而，与任意的传输路径40B连接且进行与该传输路径40B之间的传输控制的传输控制ASIC(专用集成电路，Applicat1n Specific Integrated Circuit) 25B 连接到传输装置 20B 的内部总线。
[0025]上述传输装置20A、20B的CPU 21A、21B以及主存储器22A、22B部分是作为所谓计算机而发挥作用的部分，具有以非同步的方式执行与控制器10独立的处理、按照来自控制器的通信命令的处理的功能。另外，传输装置20A、20B的系统总线控制电路24A、24B具有接受经由系统总线30的中断，进行针对各自连接的CPU 21A、21B的中断的功能。CPU 21A、21B执行与该中断对应的处理。此外，传输装置20A、20B的主存储器22A、22B还被用作保存经由传输路径40A、40B从外部装置(未图示)送来的接收数据的缓冲存储器(接收缓冲器)。
[0026]此外，传输装置20A、20B具有用于将对每个外部装置设定的接收缓冲器地址(接收缓冲器的地址)以及接收大小(接收数据的大小)利用套接字(Socket)序号建立关联的表，来作为套接字(Socket)信息。该表如图2所示那样，由套接字序号字段401、接收缓冲器地址字段402、以及接收大小字段403构成。在此套接字序号例如是将接收数据的发送源的IP地址和端口号、以及本装置的IP地址和端口号建立关联的序号。控制器10在指定传输装置20A、20B所接收的特定的发送源的接收数据时等，使用该套接字序号。
[0027]此外，套接字信息中设定的接收缓冲器地址既可以是预先决定的，也可以是CPU根据系统资源的状态而动态地决定的。套接字信息的接收缓冲器地址字段中，将其初始值设为表示没有设定接收缓冲器地址的值(以下设为0)，在传输装置20A、20B接收到接收数据时，CPU 21A、21B将接收缓冲器地址设定到与接收数据的发送目的地对应的套接字信息的接收缓冲器地址字段。
[0028]此外，关于接收大小，CPU 21A、21B将传输装置实际上接收到的接收数据的大小设定到与接收数据的发送目的地对应的套接字信息中的接收大小字段。
[0029]接着，说明传输装置20A、20B的动作。以下，以传输装置20A为代表进行说明。
[0030](接收数据的接收时)
[0031]传输装置20A将经由传输路径40A送来的来自外部装置的接收数据保存至与外部装置对应的接收缓冲器中。传输装置20A具有前述的套接字信息(参照图2)，因此能够参照该套接字信息，将接收数据保存到与接收数据的发送目的地对应的套接字信息中的接收缓冲器地址所指定的接收缓冲器中。
[0032](接受来自控制器的接收请求时)
[0033]在此，从控制器10到传输装置20A作为通信命令而存在接收请求时，接收请求被通知给传输装置20A的处理模块之一且CPU 21A执行的接收处理模块。另外，基于接收处理模块的处理由图3所示的接收处理(前半)和图4所示的接收处理(后半)构成。
[0034]若CPU 21A执行的接收处理模块接受接收请求的通知，则从接收请求等待(S11)的状态转到之后的S12的处理。
[0035]CPU 21A从接收请求中包含的参数(接收请求参数:图5)提取套接字序号201，检索图3所示的套接字信息中的套接字序号401与从接收请求参数提取到的套接字序号201一致的情况。并且，CPU 21A取得在套接字信息中一致的套接字序号401的接收缓冲器地址402(S12)。在图5的例子中，接收请求参数包含套接字序号201、接收请求大小202、以及接收数据复制目的地地址203。
[0036]在上述S12的阶段中，在由控制器10指定的套接字序号所对应的套接字信息的接收缓冲器地址字段402中没有记录接收缓冲器地址的情况下(即初始值仍为0的情况下)，CPU 21A判断为无接收(S13中为“否”)，将接收大小设为0并向控制器10进行应答(S16)。
[0037]另一方面，在由控制器10指定的套接字序号所对应的套接字信息的接收缓冲器地址字段402中记录有接收缓冲器地址的情况下，CPU 21A判断为有接收数据(S13中为“是”)，转到S14。在S14中，生成等待处理数据。具体而言，向图6所示的等待处理数据的请求源任务字段301记录用于识别接收请求的请求源的任务的信息，向请求源时隙序号字段302记录时隙序号作为用于确定接收请求的请求源的控制器即控制器10的信息，向接收数据复制目的地地址字段303记录接收请求参数的接收数据复制目的地地址，向接收缓冲器地址字段304记录与接收请求参数的套接字序号对应的套接字信息中的接收缓冲器地址，向接收大小字段305记录与接收请求参数的套接字序号对应的套接字信息中的接收大小，向下一等待处理数据地址字段306记录用于保存下一等待处理数据的资源等待处理队列中的区域的开头地址，从而制作等待处理数据。另外，资源等待处理队列在此构成为在主存储器的存储器空间中，下一等待处理数据地址所指定的区域的组(参照图7的概念图)，但不限于此。
[0038]接着，CPU 21A将制作的等待处理数据放入在资源等待处理队列中在先保存的等待处理数据中的下一等待处理数据地址所指定的资源等待处理队列的区域(S15)。将处理返回S11，进行下一接收请求等待(S11)。在该接收请求等待(S11)的期间，CPU 21A转到其他任意的处理。另外，在将等待处理数据放入资源等待处理队列的处理的初期阶段，在资源等待处理队列中没有在先保存的等待处理数据的情况下，设为使用预先决定的下一等待处理数据地址。
[0039]CPU 21A若从控制器1