，每个逻辑块包括多个Bank,所述逻辑块是指提供连 续地址的逻辑存储单元，Bank是用来进行地址行列交织的更小的物理存储单元。
[0042] 上述方案中，所述接口选择模块用于针对每个需要返回的反馈数据，选择任意一 个访问接口作为其通过接口，包括：
[0043] 针对每个需要返回的反馈数据，优先选择反馈数据对应的访问接口作为其通过接 口；如果所述反馈数据对应的访问接口存在访问冲突，则选择任意一个当前不需要返回数 据的访问接口作为其通过接口。
[0044] 本发明中，无视顺序的接受存储访问和选择存储访问，返回数据时选择任意一个 接口作为通过接口，如此，多个接口共享同一个芯片内的存储器，改善存储访问带宽，能够 更加有效的规避访问冲突和充分利用接口带宽，且基本不受访问方式的影响。
【附图说明】
[0045] 图1为一种普通的共享存储并发访问方式示意图；
[0046] 图2为一种具有普通冲突规避的共享存储并发访问方式示意图；
[0047] 图3为一种普通的共享存储并发访问接口返回方式示意图；
[004引图4为根据本发明实施例的共享存储并发访问方式示意图；
[0049] 图5为根据本发明实施例的共享存储并发访问接口返回方式示意图；
[0050] 图6为根据本发明实施例的共享存储并发访问处理装置的组成结构示意图；
[0051] 图7a-化为根据本发明实施例的共享存储并发访问处理装置共享存储器地址编 码不意图；
[0052] 图8为根据本发明实施例的共享存储并发访问处理方法流程图。
【具体实施方式】
[0053] 为使本发明的目的、技术方案和优点更加清楚明白，W下举实施例并参照附图，对 本发明进一步详细说明。
[0054] 本发明实施例提供的共享存储并发访问处理方法及装置，通过多个接口共享同一 个芯片内的存储器，来改善存储访问带宽，能够更加有效的规避访问冲突和充分利用接口 带宽，且基本不受访问方式的影响。
[0055] 下面W4个访问接口、存储器包含4个逻辑块化lock)、16个独立的堆度ank)为 例来说明本发明实施例的具体实现过程。需要说明的是，本发明实施例同样适用且不限于 8个接口、8个Block、32个Bank等的类似结构，此类似结构的主要特征是具有多个访问接 口，Block和Bank两级组织的共享存储。
[0056] 如图4所示，存储器中有4个逻辑上独立的block W及16个独立的Bank,当4个 接口都有存储访问发生时，每个访问接口对应一个含多个未完成传输的访问队列，本发明 实施例利用乱序功能可从4个从设备的四个访问队列accessOl~access04、accessll~ accessl4、access21~access24、access31~access34中，从任意访问队列任意取存储访 问，所选择的存储访问不大于访问接口总数，对所选择的访问存储进行并行处理，只要不存 在Bank冲突的访问都将得到响应，不需要按照访问队列的次序或者每个访问队列取一个 访问的规则来处理存储访问，送样的话，Bank冲突的概率接近于0,实际有效带宽约为有单 个接口的4倍。例如，如图4所不，可W同时取access01、access03、access21、access34进 行并行处理。
[0057] 对于并发访问的接口返回，本发明实施例中反馈数据可W通过任何一个访问接口 返回，不需要按照"从哪儿来就从哪儿回的规则"返回数据，只要当前接口上没有需要返回 的数据，就可W用送个接口返回反馈数据。利用郝些没有数据需要返回的接口来解决接口 上的访问冲突，任何时刻所有的访问都能得到实际响应，送样的话，实际有效带宽为单个接 口的4倍。如图5所示，accessO和accessl存在访问冲突，返回数据时，对于accessl的 反馈数据不用原来的接口 InterhceO,而用了没有数据需要返回的接口 Int&rfacel来返 回其反馈数据。在access2和access3存在访问冲突时，access2和access3都有数据需 要返回，对于accessl的反馈数据用接口 Interfaces返回，对于accessS的反馈数据用接 口 Inte;rface3 返回。
[0058] 如图6所示，4个接口的共享存储并发访问处理装置结构，主要包括；共享总线、4 个访问接口 SlaveO~Slave3、共享存储访问交换管理（化ared memoir access switch)单 元、共享存储器。
[0059] 共享总线，为来自访问源的存储访问提供读写通道，可W是任意拓扑但是符合W 下几个主要特点（如图6是一个读写通道分离的示意，同样支持读写通道合一的总线）： Master到从设备（Slave)按照地址路由；slave到Master按照ID路由；支持未完成传输 (outstanding);支持乱序传输（out of order)。
[0060] 四个访问接口 SlaveO~Slave3统一管理，SlaveO~Slave3中每个访问接口的 访问队列都有4个位置（WID0&RID0~WID3&RID3)，用于接受通过所述共享总线送来的存储 访问，并将接受的存储访问放入访问队列；此外，访问接口还可W用于根据已处理完成的存 储访问的ID，将相应的存储访问从访问队列中移除。除此之外，还可W用于根据反馈数据的 伴随信息，将需要返回的反馈数据通过所述共享总线返回给访问源。
[0061] 共享存储访问交换管理单元包括访问选择（access select)模块、并行译码 (parallel decoding)模块、传输状态更新（transaction state update)模块，访问选 择模块，用于针对各个所述访问接口上的访问队列，从任意一个或多个访问队列任意选择 未完成的存储访问，所选择的存储访问之间不存在Bank冲突即可；并行译码模块，用于对 所述访问选择模块选择的存储访问并行译码，并传输给各自对应的Bank ;所述访问选择 模块，还用于在选择存储访问后，将所选择的存储访问的ID发送给所述传输状态更新模 块；所述传输状态更新模块，用于根据所述存储访问的ID，随时更新其传输状态；并，将已 处理完成的存储访问的ID告知相应的访问接口。除此之外，还可W包含接口选择（date fee化ack&inte计ace select)模块，用于针对每个反馈数据，选择任意一个所述访问接口 作为其通过接口，并将所述反馈数据及其伴随信息送给访问接口，所述伴随信息包含所述 反馈数据所对应存储访问的ID和所述通过接口的标识。
[0062] 如图6所示，共享存储器包含4个逻辑块BlockO~Blocks,每个逻辑块都包含四 个Bank度ankO~Bank3)，所述逻辑块是指提供连续地址的逻辑存储单元，Bank是用来进行 地址行列交织的更小的物理存储单元。每个Bank负责多个地址，也就是说，多个访问的地 址位于同一个Bank,访问到来时，根据访问的地址将访问放到相应的Bank。实际应用中，共 享存储器可W采用两级组织，如图7a所示，包含按照连续地址编码的四个逻辑块度lock), 便于根据功能存储数据来避免并发访问之间的冲突；如图化所示，每个Block包含