命令，等)，这随后可引起存储器命令到达存储器模块106。在一些场景中，返回数据可从存储器模块106发送至存储器总线104，且随后可返回到达存储器控制器102。为了与存储器总线104接合，存储器控制器102可使用例如多条地址(S卩，addr)线/线路、多条命令(S卩，cmd)线/线路以及多条数据(data)线/线路连接至存储器总线104，如图1中示出的。存储器控制器102、存储器总线104以及存储器模块106之间的接口还可包括多条校验或ECC线/线路，如图1中的“校验/ECC^示出的。存储器控制器102可基于计算系统100的一些其他组件(例如，处理器108)，向存储器模块106发送存储器命令，并接收来自存储器模块106的数据。应理解，尽管图1示出与存储器控制器102接合的处理器108，但可能是至少一个组件位于处理器108和存储器控制器102之间的情况。还可能是一些其他的组件(例如，处理器之外的组件)与存储器控制器102接合以与存储器模块106通信的情况。
[0019]存储器控制器102可为兼容的(例如，DDR兼容的)存储器控制器，这意味着存储器控制器102可能够根据特定数据传输标准(例如，DDR)操作。因此，存储器控制器102可如数据传输标准所规定的那样，向存储器总线104发送数据以及接收来自存储器总线104的数据，该数据传输标准可规定像时间量(例如，可预测的已定义的且相当快的时间段)这样的细节，在该时间量内，可由存储器模块106完成读命令。存储器总线104还可为兼容的(例如，DDR兼容的)，这意味着存储器总线104可如数据传输标准所规定的那样接收及传送命令。在DDR数据传输标准的特定情况下，存储器控制器102可以以可预测的速率向存储器总线104发送读命令，且存储器总线104可以以可预测的速率一致地向存储器模块106发送读命令。存储器控制器102可期望在可预测的已定义的时间量之后，响应于这些读命令来接收返回数据。如果这样的返回数据不能如期望的那样返回，存储器控制器102可能不得不重试读命令，例如，由于DDR标准可能不支持为了读返回数据等待更长。
[0020]存储器模块106可为包括存储器电路和/或存储器技术(例如，DRAM电路)或与存储器电路和/或存储器技术(例如，DRAM电路)接合的任何类型的存储器模块(例如，DMM)。存储器模块106可为例如插入计算系统100的母板中或连接至计算系统100的母板的印刷电路板。存储器模块106可接收来自存储器总线104的命令(例如，读命令)。为了与存储器总线104接合，存储器模块106可例如使用多条地址(即，addr)线/线路、多条命令(即，cmd)线/线路、多条数据线/线路和多条校验或ECC线/线路，而连接至存储器总线104，如图1所示。存储器模块106可能能够以兼容的方式(例如，以数据传输标准所规定的速率)接收来自存储器总线104的命令。存储器模块106可在数据传输标准所限定的时间段中完成这样的所接收的命令，或其可开始对该命令起作用，且同时，可向存储器控制器(或操作系统)发送不能及时完成该命令的信号，这可触发命令的重试。在一些示例中，在应答控制模块120是(例如，如下面更详细描述的)独立于存储器模块106的计算机组件的情况下，应答控制模块120可具有与存储器总线104接合的addr、cmd、数据、校验/ECC线/线路，且存储器模块106可具有与应答控制模块120接合的接头。
[0021]存储器模块106可包括至少一个兼容的存储器电路或技术(例如，DDR存储器电路/技术112)，或可与至少一个兼容的存储器电路或技术(例如，DDR存储器电路/技术112)接合。存储器模块106可包括至少一个不兼容的存储器电路或技术(例如，非DDR存储器电路/技术114)，或可与至少一个不兼容的存储器电路或技术(例如，非DDR存储器电路/技术114)接合。在一些示例中，存储器模块106可包括至少一个兼容的存储器电路/技术(例如，112)以及至少一个不兼容的存储器电路/技术(例如，114)，或与至少一个兼容的存储器电路/技术(例如，112)以及至少一个不兼容的存储器电路/技术(例如，114)接合。在一些示例中，存储器模块106可仅包括至少一个不兼容的存储器电路/技术(例如，114)，或可与至少一个不兼容的存储器电路/技术(例如，114)接合。在这样的示例中，存储器模块106可不包括兼容的存储器电路/技术(例如，112)或不与兼容的存储器电路/技术(例如，112)接合，且可执行相关的组件和/或模块(例如，模块130)。
[0022]存储器模块106可包括应答控制模块120。在一些情况下，应答控制模块120可称作应答控制电路。如图1中能够看见的，应答控制模块120位于兼容的存储器控制器102和不兼容的存储器电路/技术(例如，114)之间。应答控制模块120可允许不兼容的(例如，非易失性)存储器技术(例如，114)与兼容的(例如，DDR兼容的)存储器总线(例如，104)以及兼容的存储器控制器(例如，102)接合。应答控制模块120可被实施为电子电路(S卩，电路)。在一些示例中，模块120可仅被实施为硬件(例如，静态电路)。在其他示例中，模块120可被实施为能够被编程或被配置的电路(例如，固件)、或能够读和执行指令的电路(例如，具有用于执行机器可读存储介质上的指令和/或软件的微处理器的电路)。在一个特定的示例中，应答控制模块120可为专用集成电路(ASIC)，且可附接至或安装在存储器模块106上。在其他示例中，模块120可为独立于存储器模块106的计算机组件。例如，模块120可插入计算设备100的母板中或连接至计算设备100的母板，以与存储器总线104接合，且随后，存储器模块106可插入模块120中或连接至模块120。
[0023 ] 应答控制模块120可包括多个模块，例如，模块122、124、126、130以及132。如上所述的，这些模块中的每个可为电子电路(例如，硬件和/或固件)，和/或这些模块中的每个可为可由应答控制模块120的微处理器执行的机器可读存储介质上的指令。关于所描述的以及本文示出的模块，应理解，在可替代的实施例中，一个模块中包括的可执行指令和/或电子电路中的部分或全部可包括在各图中示出的不同的模块中，或包括在未示出的不同模块中。所示出的模块中的每个可或不可存在于各种示例中，且在一些示例中可存在附加模块。
[0024]兼容的总线接口模块122可根据特定数据传输标准(例如，DDR)(例如，经由存储器模块106)与存储器总线104通信。例如，兼容的总线接口模块122可以能够以可预测的已定义的且相当快的速率接收来自存储器总线104的读命令。如果数据准备好，则兼容的总线接口模块122还可响应于读命令，在可预测的已定义的且相当快的时间段内向存储器控制器102返回数据(例如，称作“返回数据”)。读命令可旨在从至少一个兼容的存储器电路/技术(例如，112)和/或至少一个不兼容的存储器电路/技术(例如，114)读数据。兼容的总线接口模块122还可根据特定数据传输标准接收写命令及其他类型的命令。如图1中示出的，兼容的总线接口模块122可具有与存储器总线104接合的多个接头，例如，多条addr、cmd、数据以及校验/ECC线/线路。兼容的总线接口模块122可向解码器模块124馈送命令(例如，读和/或写命令)。兼容的总线接口模块122还可接收来自解码器模块124或应答控制模块120的其他模块的返回数据。
[0025]解码器模块124可接收来自兼容的总线接口模块122的命令。解码器模块124可向应答控制模块120的各个模块路由命令和/或来自命令的各种字段。例如，解码器模块124可基于命令的地址(即，addr)字段确定向哪路由特定的命令(或字段)。在这方面，应答控制模块120的各个模块可各自与特定的“地址空间”相关联。作为一个特定的示例，各种地址可与不兼容的存储器电路/技术(例如，114)相关联，且解码器模块124可向不兼容的存储器接口模块132路由指向这些地址的命令，不兼容的存储器接口模块132随后可向存储器模块106上的(或与存储器模块106接合的)非DDR存储器电路/技术(例如，114)路由命令。类似地，各种地址可与兼容的存储器电路/技术(例如，112)相关联。因此，当解码器模块124接收来自兼容的总线接口模块122的命令时，模块124可分析该命令(例如，addr字段)，且可适当地路由命令。
[0026]在一些实例中，解码器模块124可向各种模块路由少于全部命令(例如，少于命令的所有字段)。例如，如果解码器模块接收用于读存储器电路/技术或寄存器的读命令，则模块124可仅向存储器电路/技术或寄存器路由addr和cmd字段。在一些实例中，解码器模块124可通过某些位、线、线路或命令的字段而不修改。例如，如果解码器模块接收写命令，则例如由于可能不需要数据线/线路来对进入的命令解码，因此(例如，从模块122)进入解码器模块124的数据线路可穿过写缓存器。解码器模块124可接收来自应答控制模块120的各个模块(例如，模块126)的返回数据。解码器模块124还可例如经由接口模块130、132接收来自至少一个存储器电路/技术(例如，112和/或114)的返回数据。图1可主要关注于向存储器电路/技术(例如，112、114)发布读(以及从存储器电路/技术返回数据)的功能方面。图3可关注于例如发布写的其它功能方面。
[0027]接口模块130和132可接收命令(例如，读命令和/或写命令)或命令的特定字段，且可向它们对应的存储器电路/技术(例如，112、124)传送命令或命令的特定字段。接口模块130和13 2还可接收来自其对应的存储器电路/技术的返回数据，且可向应答控制模块120的至少一个模块(例如，应答器模块126)传送这样的数据。存储器电路/技术(例如，112、114)中的每个可安装在存储器模块106上，或可在存储器模块106外部。如果存储器电路/技术在存储器模块106外部，则对应的存储器接口模块(例如，130、132)可经由端口、连接器、线组等，连接至外部存储器电路/技术。
[0028]应答器模块126可例如从解码器模块124接收或访问指向不兼容的存储器电路或技术(例如，114)的命令。应答器模块124可确定一时间量，在该时间量内，根据数据传输标准(例如，DDR)应完成(例如，被接收或访问的特定类型的)命令。应答器模块124可分析从模块124接收的或可访问的命令，且可确定不兼容的存储器电路是否在该时间量内完成(例如，读的情况下)或将可能完成(例如，写的情况下)每个命令。如果不兼容的存储器电路在该时间量内完成或将可能完成命令，应答器模块124可允许关于完成的命令应答(例如，在读的情况下)，或可不做任何事(例如，写的情