记录从属设备Q当前状态的数据D i输入端通过网路连接第二通信电 路的记录从属设备Q当前状态的数据01输出端，第一通信电路的数据01的标识t,输入端 通过网路连接第二通信电路的数据Di的标识t,输出端；第一通信电路的从数字签名yii输 入端通过网路连接第二通信电路的数字签名y n输出端；第一通信电路的挑战信息c i输出 端通过网路与第二通信电路的挑战信息Ci输入端连接； 第一通信电路的挑战信息Ci输入端连接随机数生成器输出端，第一通信电路的数字签 名输出端与ECC算法电路连接，第一通信电路的记录从属设备C 3前状态的数据D瀚 出端与第一存储器的记录从属设备当前状态的数据Di输入端连接，第一通信电路的数据D i 的标识^输出端与第一存储器的数据Di的标识t,输入端连接； 第二通信电路的挑战信息(^输出端与第二伪随机函数芯片连接；第二通信电路的数字 签名输入端与输出数字签名电路输出端连接；第二通信电路的记录从属设备C ,当前状 态的数据Di输入端连接第二存储器的记录从属设备C 前状态的数据D 1输出端；第二通 信电路的数据Di的标识T i输入端连接第二存储器的数据〇1的标识T ,输出端。
3. 根据权利要求2所述的主设备对其从属设备的认证装置，其特征在于， 认证装置包括一个配置在从属设备(^中的第二认证集成电路，即认证装置所要认证的 从属设备的个数为一个； 主设备第一认证集成电路中的第一伪随机函数芯片内部嵌有种子密钥K，第一异或门 电路和第一 AES加密算法芯片，第一异或门电路其中一个输入端与第一存储器的数据 标识t,输出端连接，输入第一存储器中存储的对应从属设备当前状态数据的标识，另一个 输入端与随机数生成器连接，输入随机数生成器生成的作为对应从属设备挑战信息的随机 数c i;所述第一 AES加密算法芯片的其中一个输入端与第一异或门电路的输出端连接，另 一个输入端输入种子密钥K，第一 AES加密算法芯片的输出端连接ECC算法电路； 主设备第一认证集成电路中ECC算法电路包括第一纯量减法门电路、第一模余数电 路、第一点乘法器和第二点乘法器； 第一纯量减法门电路被减数输入端连接第一伪随机函数芯中第一 AES加密算法芯片 的输出端连接，所述第一纯量减法门电路减数输入端连接第一存储器的记录从属设备(^当 前状态的数据Di输出端，输入第一存储器中存储的记录对应从属设备C 前状态的数据 Di； 第一纯量减法门电路的输出端连接第一模余数电路的其中一个输入端；第一模余数电 路的另一输入端连接第一存储器的公共参数q输出端； 第一模余数电路的输出端连接第一点乘法器的其中一个输入端；第一点乘法器的另一 个输入端连接第一存储器的公共参数的基点P输出端；第一点乘法器的输出端连接第一存 储器的第一数据输入端； 第二点乘法器的其中一个输入端连接第一存储器的从属设备q与主设备之间对应的 公钥PI输出端，输入由密钥生成系统生成且由第一存储器中存储的对应从属设备私钥ski 在主设备中对应的公钥PKi;第二点乘法器的另一个输入端连接第一通信电路的数字签名 y n输出端；第二点乘法器的输出端连接输出认证结果比较单元的输入端； 所述输出认证结果比较单元包括异或门电路以及与异或门电路输出端连接的非门电 路；异或门电路的其中一个输入端连接第一存储器的第一数据输出端；异或门电路的另一 个输入端连接第二点乘法器的输出端。
4. 根据权利要求2所述的主设备对其从属设备的认证装置，其特征在于，所述认证装 置包括L个分别配置在各从属设备(^中的第二认证集成电路，即认证装置所要认证的从属 设备的个数为L个，其中i e [1，L]; 第一存储器包括L+1个数据存储单元，第i个数据存储单元存储从属设备(^与主设备 之间对应的公钥PI、记录从属设备(^当前状态的数据其标识t,，第L+1个数据存储 单元存储椭圆曲线密码算法的公共参数（q，P); 第一伪随机函数芯片内部嵌有一个种子密钥K、L个第一异或门电路和L个AES加密算 法的芯片，其中第i个第一异或门电路其中一个输入端连接第一存储器中的第i个数据存 储单元的记录从属设备Q当前状态的数据D i输出端，另一个输入端与随机数生成器连接， 第i个第一 AES加密算法芯片的其中一个输入端与第i个第一异或门电路的输出端连接， 另一个输入端输入种子密钥K ; ECC算法电路包括一个L-减法电路、一个L-纯量加法电路、一个（L+l)-第一点乘法电 路、一个L-点加法电路和一个L-第二点乘法电路； L-减法电路包括L个纯量减法器和L个模余数电路，其中第i个纯量减法器的其中一 个输入端连接第i个第一 AES加密算法芯片输出端，另一个输入端连接第i个数据存储单 元的记录从属设备(^当前状态的数据D ,，第i个模余数电路的其中一个输入端连接第i个 纯量减法器的输出端，另一个输入端连接第L+1个数据存储单元的公共参数q输出端；L个 模余数电路的输出端分别连接L-纯量加法电路的各输入端；第i个模余数电路的输出端连 接第i个数据存储单元的第二数据输入端； (L+1)-第一点乘法电路包括L+1个第一点乘法器，其中第L+1个第一点乘法器的其中 一个输入端连接L-纯量加法电路的输出端，另一个输入端连接第L+1个数据存储单元的公 共参数基点P输出端，输出端连接第L+1个数据存储单元的第三数据输入端；第i个第一点 乘法器的其中一个输入端连接第i个数据存储单元的第二数据输出端，另一个输入端连接 第L+1个数据存储单元的公共参数基点P输出端，输出端连接第i个数据存储单元的第四 数据输入端； L-第二点乘法电路包括L个第二点乘法器，其中第i个第二点乘法器的其中一个输入 端连接第i个数据存储单元的从属设备Q与主设备之间对应的公钥PK ,输出端，另一个输 入端连接第一通信电路的数字签名yu输出端，输出端连接第i个数据存储单元的第五数据 输入端；同时各第二点乘法器的输出端分别连接L-点加法电路； 输出认证结果比较单元包括L+1个异或门电路，每个异或门电路输出端分别连接有非 门电路，其中第L+1个异或门电路的其中一个输入端连接第L+1个数据存储单元的第三数 据输出端，另一个输入端连接ECC算法电路中L-点加法电路的输出端；第i个异或门电路 的其中一个输入端连接第i个数据存储单元的第四数据输出端，另一个输入端连接第i个 数据存储单元的第五数据输出端。
5. 根据权利要求4所述的主设备对其从属设备的认证装置，其特征在于， 所述L-纯量加法电路包括L-1个纯量加法器，其中第1个纯量加法器的其中一个输入 端连接第1个模余数电路的输出端，另一个输入端连接第2个模余数电路输出端，第x个纯 量加法器其中一个输入端连接第x-1个第一纯量加法器输出端，另一个输入端连接第x+1 个模余数电路输出端，其中xG [2，L-1]。
6. 根据权利要求4所述的主设备对其从属设备的认证装置，其特征在于， 所述L-点加法电路包括L-1个点加法器，其中第1个点加法器的其中一个输入端连接 第1个第二点乘法器的输出端，另一个输入端连接第2个第二点乘法器输出端，第x个点加 法器其中一个输入端连接第x-i个第一点加法器输出端，另一个输入端连接第 X+1个第二 点乘法器输出端，其中XG [2, L-1]。
7. 根据权利要求4所述的主设备对其从属设备的认证装置，其特征在于，所述随机数 生成器的个数为一个，第一伪随机函数芯片中各第一异或门电路输入端连接的随机数生成 器为同一个。
8. 根据权利要求4所述的主设备对其从属设备的认证装置，其特征在于，所述随机数 生成器的个数为L个，第一伪随机函数芯片中第i个第一异或门电路输入端连接第i个随 机数生成器的输出端。
9. 根据权利要求2所述的主设备对其从属设备的认证装置，其特征在于，从属设备 Q第二认证集成电路的第二伪随机函数芯片内部嵌有种子密钥K，第二异或门电路和第二 AES加密算法芯片，第二异或门电路其中一个输入端与第二存储器的数据Di的标识t,输 出端连接，另一个输入端与第二通信电路的挑战信息Ci输出端连接；所述第二AES加密算 法芯片的其中一个输入端与第二异或门电路的输出端连接，另一个输入端输入种子密钥K， 第二AES加密算法芯片的输出端连接输出数字签名电路的输入端。
10. 根据权利要求9所述的主设备对其从属设备的认证装置，其特征在于，所述从属设 备第二认证集成电路中的输出数字签名电路包括第二纯量减法门电路、纯量乘法门电路和 第二模余数电路； 第二纯量减法门电路的被减数输入端连接第二AES加密算法芯片的输出端，减数输入 端连接第二存储器的数据Di的标识t,输出端连接； 第二纯量乘法门电路的其中一个输入端连接减法门电路的输出端，另一个输入端连接 第二存储器的从属设备Q私钥的逆元lsk 1输出端； 第二模余数电路的其中一个输入端连接第二纯量乘法门电路的输出端，另一个输入端 连接第二存储器的公共参数q输出端；第二模余数电路的输出端作为输出数字签名电路的 输出端，与从属设备第二认证集成电路中第二通信单元的数字签名输入端连接。
【专利摘要】本实用新型公开了一种主设备对其从属设备的认证装置，包括密钥生成系统、配置在主设备中的第一认证集成电路和第一通信电路、以及配置在从属设备Ci中的第二认证集成电路和第二通信电路；第一认证集成电路包括第一存储器、数字随机数生成器、第一伪随机函数芯片、ECC(椭圆曲线密码)算法电路以及输出认证结果比较单元；第一通信电路分别与第一存储器、数字随机数生成器以及ECC算法电路连接；第二认证集成电路包括第二存储器、第二伪随机函数芯片和输出数字签名电路；第二通信电路分别与第二存储器、第二伪随机函数芯片和输出数字签名电路连接；第一通信电路与第二通单元通过网络进行连接。本实用新型具有计算效率高、成本低和安全性高的优点。
【IPC分类】G06F21-44
【公开号】CN204347842
【申请号】CN201420779281
【发明人】卢建朱, 王洁, 翁健, 周继鹏, 曾小飞, 江俊晖
【申请人】暨南大学
【公开日】2015年5月20日
【申请日】2014年12月10日