结构框图；
[0030]图6为本实用新型中验证台的结构示意简图；
[0031]其中，附图标记为:1 一拾音器、2—编解码器件、3—数字信号处理芯片、4一数据存储器、5—放行装置、7—验证台、8—RFID阅读器、11 一拾音器外壳、12—进音部件、13—固定压板、14 一卡簧、71—罩体、121—进音孔、131—转盘、132—小孔、51—三辊闸底座、52—闸辊组件、53 —电机。
【具体实施方式】
[0032]下面结合附图，对本实用新型做进一步说明:
[0033]实施例一
[0034]一种应用于大数据声纹识别考生身份验证系统，该硬件结构安装于考场入口处，其包括设置在考场入口的验证台7和放行装置5，该验证台7台面上设置有拾音器I和RFID阅读器8，该验证台I内部设置有编解码器件2、数字信号处理芯片3和数据存储器4。拾音器I与编解码器件2连接，拾音器I采集到的音频信号输入编解码器件2内进行A/D转换。编解码器件2和RFID阅读器8均与数字信号处理芯片3连接，且该RFID阅读器8用于采集考生的身份证信息，考生进入考场时，需将其身份证在RFID阅读器8上进行扫描识别，经编解码器件2转换后的音频信号和RFID阅读器8采集的考生身份证信息均传输至数字信号处理芯片3进行分析、处理和比对。数字信号处理芯片3与放行装置5连接，数字信号处理芯片3根据音频信号产生相应的控制信号并控制放行装置5的开启或关闭。此外，数字信号处理芯片3还与数据存储器4连接，该数据存储器4用于存储认证系统执行过程中产生的中间数据。作为优选，在验证台7上还设置有罩体71，通过该罩体71可有效降低拾音器I采集声音时外界噪音造成的影响。
[0035]工作时，拾音器I用于采集应试者的音频信息并将该音频信息通过传声器输入编解码器件2内，音频信息在编解码器件2内进行A/D转换，经A/D转换后的音频信号和RFID阅读器8采集的考生身份证信息均以同步串行通信方式传送给数字信号处理芯片3，数字信号处理芯片3对信号进行各项预处理操作后发出指令控制放行装置5的开启或关闭。
[0036]实施例二
[0037]在实施例一的基础上，该拾音器I包括拾音器外壳11、进音部件12、固定压板13和卡簧14，所述的进音部件12和所述的固定压板13分别安装在拾音器外壳11的内部，所述的卡簧14设置固定在固定压板上方的拾音器外壳11的内侧边，通过卡簧结构可以轻松达到安装及拆卸目的，而且拆卸过程中不会损坏部件结构。所述的固定压板13的中间有可旋转的转盘131，所述的转盘131可在其所在平面上围绕固定压板13的中心旋转。进一步地，所述的转盘131的盘面上均匀设置有多个小孔132，小孔132大小与进音部件12的进音孔21大小一致，所述的进音部件12的进音孔121排列部分非均匀，因而通过旋转转盘131，可得到不同数量的孔重合，令音频接收可以产生多种变化。
[0038]实施例三
[0039]在实施例一或实施例二的基础上，所述编解码器件2选用TI公司生产的型号为TLC320AD50C的编解码器件2，该TLC320AD50C编解码器件2是一种16 bit高性能音频信号编解码芯片，内含抗混叠滤波器和重构滤波器，最高采样频率可达22.05 kHz，并可通过外部编程进行具体设置。该芯片具有一个能与许多DSP芯片相连的同步串行通信接口(SPI);采用两组模拟输入和两组模拟输出，具有足够的共模抑制能力，可工作在差分或单端方式，输入增益和输出衰减可以通过外部编程控制；采用单一 5 V电源供电或5V和3.3V联合供电，工作时最大功耗为120 mw;体积较小，适用于便携式设备。为了尽可能抵消模拟信号在传输过程中受到的来自电路其余部分的干扰，TLC320AD50C芯片采用的是差分输入、单端输出方式。为了将外部音频信号转换成差分信号，前端部分采用了 Tl公司的高性能、低噪声运算放大器TLC2272，该器件只需少量外围电路，即可实现上述的功能转换并达到系统要求；单端输出信号则经过音频功率放大器(如LM386等)放大后输出。
[0040]实施例四
[0041]在上述实施例的基础上，所述数字信号处理芯片3选用TI公司生产的型号为TMS320VC5402的数字信号处理芯片3。该TMS320VC5402的数字信号处理芯片3是一种16 bit高速定点低功耗DSP芯片，它采用改进的哈佛结构，程序与数据分开存放，内部有8条高度并行性的总线，芯片集成有丰富的片上存储器资源。片上外设包括多通道缓冲串口(McBSP)、8 bit主机(HPI)以及16 bit计时器；优化的CPU结构，包括40 bit算术逻辑运算单元(ALU)、17 bitX17 bit并行乘法器以及适合数字信号处理算法的逻辑单元；另配备有功能强大的指令系统，使得该芯片具有很高的处理速度。此外，该款芯片采用双电源供电机制，即内核电源和I / O电源两部分，其中内核电源采用1.8V，能有效降低芯片功耗；I /O电源采用3.3 V，DSP芯片无需额外的电平转换电路即可直接与外部低压器件接口。
[0042]实施例五
[0043]在上述实施例的基础上，该数据存储器4包括多条字线；多组位线；多个存储单元，以矩阵方式排列，其中每一存储单元可由对应的该字线与对应的该组位线存取数据；多个放大器耦接所述多组位线，用以读取并放大存储单元中的数据；多个二极管，耦接所述多组位线；以及一电压源，透过所述二极管对所述多组位线进行预先充电。该数据存储器4的数据读取电路如图3所示。放大器具有两个输入端，分别耦接第一位线BL与第二位线BL。第一开关耦接第一位线BL，第二开关耦接第二位线BL。二极管的阳极耦接电压源VDD，其阴极耦接第一开关与第二开关，且利用第一开关与第二开关的导通使得电压源VDD分别对第一位线BL与第二位线BL进行预先充电。第一晶体管具有一第一源极、一第一漏极以及一第一栅极，其中该第一源极耦接该第一位线BL，该第一漏极耦接一数据储存单元，该第一栅极耦接一字线WL。第二晶体管具有一第二源极、一第二漏极以及一第二栅极，其中该第二源极耦接该第二位线BL，该第二漏极耦接该数据储存单元，该第二栅极耦接该字线WL。当数据储存单元被选择到时，字线WL会传送一高电压信号，用以导通第一晶体管与第二晶体管，使得数据储存单元中储存的数据透过第一位线BL与第二位线BL传送至放大器，放大器是用以根据第一输入端及第二输入端所接收的数据于其输出端输出一输出数据。数据储存单元更包括一第一反相器，其输出端親接该第一晶体管的第一漏极，一第二反相器，其输入端耦接该第一反相器的输出端，其输出端耦接该第二晶体管的第二漏极。在本实施例中，存储器的操作电压VDD的电压值约为1.2V到1.6V，且二极管22所产生的压降约为0.6V至0.8V。
[0044]实施例六
[0045]在上述实施例的基础上，所述放行装置5包括三辊闸底座51、闸辊组件52和电机53，所述闸辊组件52可旋转地安装于三辊闸底座51上，所述电机53设置于三辊闸底座51内。电机53与数字信号处理芯片3电连接并根据数字信号处理芯片3发出的指令做出驱动闸辊组件52旋转的相关动作，使考生放行速度较快，放行效率较高。
[0046]进一步地，还包括设置于所述电机53输出轴上的牙嵌式离合器，所述电机53通过牙嵌式离合器驱动驱动闸辊组件52旋转。
[0047]实施例七
[0048]在上述实施例的基础上，该RFID阅读器8包括射频前端电路和中央处理器，所述射频前端电路包括射频信号收发电路、射频信号接收电路、射频信号发射电路以及频率合成器。
[0049]所述射频信号收发电路包括收发天线、天线切换开关以及环形器；所述射频信号发射电路包括DAC电路(数模转换电路)、混频器和前置预放电路(PA);所述射频信号接收电