专利名称：加速低功率随机存取记忆体的电源开启程序的制作方法
技术领域：
本发明系有关于低功率随机存取记忆体，且特别是有关于低功率RAM电源开启及在待机与致能状态之间进行切换的速度。
背景技术：
可携式装置的普及已产生低功率元件且特别是低功率RAM的需求，此因低功率RAM可节省功率且同时可对资料的请求产生快速回应。低功率技术为可携式装置的进展的关键之一。在低功率记忆元件中，电源开启程序会相当慢，其部分是因为等待对内部功率电路进行充电所造成。为了协助对内部功率电路进行充电，虚周期是用来允许对功率电路进行充电的时间。
在低功率应用中，致能模式相对于待机模式的记忆元件的功率消耗是相异的。在某些低功率RAM晶片中，致能模式中的功率消耗是比待机模式中的功率消耗大二到三个数量级的大小。低功率RAM的内部功率是利用晶片上的包含大及小的电压转换器的电压产生器而产生。大电压转换器具有供应所需的内部晶片功率的高容量，并且在其运作时也会耗费额外功率。当RAM晶片运作于致能模式(亦即读取、写入及自动更新)时，大及小的转换器会导通。在自更新模式及待机模式中，只有小转换器会用于低功率RAM中。
美国专利第5,617,062号是叙述一定时器启动电路，其可使电源开启快速启动。此电路是用来稳定使用核心振荡器的时序系统的时序讯号。在关机时，启动电路会使核心振荡器除能，而在关机模式停止之后，会立即使振荡器重新致能。而在美国专利第5,640,083号中，是叙述一用以改善快闪EEPROM记忆体阵列的电源开启时间的方法及装置。此装置包括具有可快速提升位于电路节点的电压值的电路，其包括使充电电路其中的一连接至电路节点，持续第一限制周期，之后会使另一充电电路连接至此电路节点。美国专利第6,667,642号则是揭露一用以降低相位锁相回路的电源开启时间的方法及电路。在一实施例中，该发明专利会切断相位锁相回路的第一电压，藉此使相位锁相回路的电源关闭。在关机中，当相位锁相回路的其它元件的电源关闭时，第二电压是用来保持相位锁相回路内的滤波器节点的功率需求。
在图1A中，是显示当待机讯号SBY停止，而记忆体晶片处于致能状态时，低功率记忆体晶片内的电压产生的常见技术的方块图。大容量电压转换器LCVC及小容量电压转换器SCVC是处于导通状态。该些转换器是以VDD(记忆体晶片外部电源供应电压)、以及VSS(记忆体晶片接地电压)来供应。在致能状态中，正常晶片运作(如读取、写入及更新)会执行，并且需使大容量电压转换器LCVC处于导通状态，以供应必要能量，而使记忆体晶片能符合其规格。LCVC及SCVC转换器会产生各种内部记忆器晶片电压，其包括VCC(记忆体周边电路的电源供应电压)、VCCSA(感应放大器的电源供应电压)、VBL(位元线电压)、VPL(记忆单元屏极电压)、VPP(字元线电压)及VBB(记忆体基底电压)。
在图1B中，是显示当待机讯号SBY启动，而记忆体晶片处于待机状态时，低功率记忆体晶片内的电压产生的常见技术的方块图。在待机状态中，大容量电压转换器LCVC会关闭，而小电容量电压转换器SCVC仍为导通，而能保持各种内部电压线的电位。
在图2中，是显示常见技术的电压图，其显示图1A及图1B中所显示的电压转换器的运作。启始于相位I，低功率的记忆体晶片是以VDD的电源开启而导通。待机讯号也会启动，并且在相位I结束之前，达到VDD的完全强度。同时，当在相位I中，LCVC为关闭，而SCVC为导通，「电源开启讯号」PU电压会关闭。在外部记忆体晶片电压VDD已达到完全值之后，相位II(待机相位)会开始。相位II约200μs长，并且是用来使各种内部电压能稳定。在相位II期间，因为各种内部电压尚未准备好，所以系统不会发出任何致能的记忆体命令，因此LCVC转换器仍为关闭，而且SCVC转换器仍为导通。
继续参考图2，在相位III中，至少会发出二个虚致能指令，来帮助对内部电源线的充电，此时LCVC及SCVC转换器均会导通。相位III的长度约为tRCmin的二倍，其中tRCmin为最小致能周期时间并且在相位III内，电源开启讯号PU会启动-此是因为内部电源的电压已被充电至可正常运作的准位。所以在相位III结束时，记忆体晶片已经准备好可以执行正常记忆体运作。在相位IV(致能相位)中，待机SBY讯号会关闭，而电源开启PU讯号已启动。LCVC及SCVC转换器均会导通，并且记忆体晶片正在执行正常记忆体运作，如读取、写入及单元更新。在相位IV结束时，待机讯号SBY会上升，记忆体晶片会进入待机相位V。在相位V中，LCVC转换器为关闭，而SCVC转换器仍为导通，以供应记忆体晶片内的各种内部电源线的电荷。
加速低功率RAM记忆体元件的运作的持续需求使得必须找出符合一套严格规格的制造低功率元件的方式，并且也使可携式应用装置中所使用的低功率元件中，产生快速回应。改善低功率RAM的电源开启程序可提升包含低功率RAM的可携式装置的发展。
发明内容
本发明的一目的是当保持晶片的低功率需求时，改善低功率记忆体晶片的电源开启响应时间。
本发明的另一目的是当进入及离开电源关闭模式时，改善低功率记忆体晶片的电源开启响应时间。
本发明的又一目的是提出电源关闭、电源开启、致能、与待机模式之间的差异的控制。
本发明的更一目的是当需要提升运作速度时，使用位于低功率记忆体晶片内部的大容量电压源。
本发明是使用位于低功率记忆体晶片内部的大容量LCVC及小容量SCVC，来提供内部电压，以及从关闭状态及待机状态中，处理晶片电源的快速提升。在称为相位I的低功率记忆体晶片的初始电源开启期间，外部供应电压VDD及待机讯号SBY会启动。在相位I的期间，LCVC转换器及SCVC转换器会导通。对于在VDD已到达完全值之后约小于100μs的时间期间(称为相位II)而言，SBY讯号会保持启动，以及LCVC及SCVC转换器会保持导通，用以加速记忆体晶片内部电源电压的充电。相位II能使内部记忆器晶片的电压稳定，以及在相位II的期间，使用LCVC转换器缩短记忆体晶片的电压稳定的时间并且可去除虚周期的需求(此为常见技术所需)，以使低功率记忆体晶片的内部电源迅速稳定。以此可减少低功率记忆体晶片电源开启的时间。
在常见技术中，在外部电源VDD稳定之后，在施加可执行命令之前的200μs延迟为低功率DRAM的一般规格。除了200μs延迟之外，有某些特别的低功率RAM至少需要超过200μs的二个虚致能命令的延迟。在本发明中，所提出的方法可将200μs延迟降低到小于100μs，并且可去除在藉由常见技术施加可执行命令之前所需的虚命令。
在相位II的小于100μs时间期间结束时，电源开启讯号PU会开启，而低功率记忆体晶片会进入待机状态，即为相位III。电源开启讯号PU直到记忆体晶片的内部及外部电源供应电压的电压准位已到达每个电源供应电压的临界电压准位，才会致能。临界电压准位可定义为最终值的百分比，且可约为最终值的90％。
在相位III中，LCVC转换器会关闭，而SCVC转换器会保持导通，此时记忆体晶片已经准备好可以执行正常记忆体运作。在处于待机模式的某些时候，SBY讯号会停止，而PU讯号会保持启动。这样会使记忆体晶片进入致能模式，即相位IV，其中LCVC及SCVC转换器的电源均会开启，以使记忆体运作(如读取、写入、更新等)可以记忆体效能规格来执行。当记忆体运作完成时，SBY讯号会上升且记忆体晶片会再次处于待机模式，即相位V，而LCVC转换器会关闭，以节省功率。
LCVC及SCVC转换器均会产生内部记忆器晶片电压，如VCC(记忆体周边电路的电源供应电压)、VCCSA(感应放大器的供应电压)、VBL(位元线电压)、VPL(记忆单元屏极电压)、VPP(字元线电压)及VBB(记忆体基底电压)。SCVC转换器会产生保持记忆体晶片的内部电源线电压的充电状态的电压，而LCVC转换器可产生足够能量，以执行规格的记忆体运作，以及克服内部电源消耗的负载。
当记忆体晶片处于开机时，判断电源开启讯号PU与待机讯号SBY的组合逻辑结果，能使内部电源电路快速地充电，其会加速电源开启程序，而不会如常见技术中，需要发出二个致能虚周期。在每个致能状态(即相位IV)启始时，使与SCVC转换器并联的LCVC转换器导通，可加速内部电源线的充电。因为电压转换器自身也会消耗功率以维持自身的运作，并且较大容量的转换器会耗费较多的功率，所以在致能状态结束时，会使LCVC转换器关闭，而使SCVC转换器保持导通，而能节省功率。
图1A及图1B是显示常见技术的内部晶片电压转换器及记忆体晶片待机讯号的关系的方块图；图2是显示常见技术的低功率记忆体晶片的控制电压、供应电压与各种电源开启相位之间的关系的图形；图3是显示本发明的内部电压转换器，以及提供功率节省及提升记忆体开机速度的控制的方块图；以及图4是显示本发明的低功率记忆体晶片的控制电压、供应电压与各种电源开启相位的间的关系的图形。
具体实施例方式
在图3中，是显示本发明用于低功率记忆体晶片的内部的电压转换器、控制讯号及输入与输出电压的方块图。电压转换器的型式有二种，大容量电压转换器LCVC 10及小容量电压转换器SCVC 11。电压转换器是以晶片外部电源VDD(其为记忆体晶片的电源)以及VSS(其为记忆体晶片的接地)来供应。电压转换器LCVC及SCVC会产生及输出位于低功率记忆体晶片的内部的电压，如VCC(记忆体周边电路的电源供应电压)、VCCSA(感应放大器的电源供应电压)、VBL(位元线电压)、VPL(记忆单元屏极电压)、VPP(字元线电压)及VBB(记忆体基底电压)。
继续参考图3，有二种控制讯号SBY及PU。SBY讯号会使记忆体晶片及内部电压进入待机状态，而PU讯号会使记忆体晶片进入电源开启状态-此时记忆体晶片已经准备好可以执行正常记忆体运作。当记忆体晶片的电源首先开启，而稍后记忆体晶片处于致能状态时，LCVC 10及SCVC 11会导通，并且供应内部电路的电源。当外部电压VDD及内部电压(如VCC、VCCSA、VBL、VPL、VPP及VBB)中的每个是高于特定临界准位时，电源开启侦测功能12会做出决定，然后使PU讯号能施加于电压转换器LCVC及SCVC。
继续参考图3，二种控制讯号SBY及PU会一起用来选择低功率记忆体晶片所处的不同电源状态。表1是显示藉由二种控制讯号SBY及PU的组合逻辑结果来选择不同的记忆体状态。当记忆体晶片的电源关闭时，电源开启讯号PU及待机讯号SBY会停止或处于逻辑「0」。当首先使记忆体晶片的电源开启时，电源开启讯号PU会停止(逻辑「0」)，而待机讯号SBY会启动(逻辑「1」)。当需要致能状态(其用来执行记忆体运作)时，PU讯号会保持启动(逻辑「1」)，而SBY讯号会停止(逻辑「0」)。对于待机状态而言(其可节省功率)，PU及SBY讯号均会启动(逻辑「1」)。
表1在图4中，是显示本发明的电压图，其显示经由相位及电源状态的各种运作的图3中所显示的电压转换器的运作。在相位1，电源会开启，并且VDD及待机讯号SBY会上升。晶片的内部功率会开始上升。大容量电压转换器LCVC及小容量电压转换器SCVC会导通，并且开始产生一组内部电压。在相位I结束时，VDD及待机讯号SBY已稳定且到达最终值。此时，相位II会开始，并且持续约小于100μs的持续期间。在相位II待机讯号SBY启动且电源开启讯号PU停止的期间，LCVC及SCVC转换器会导通。因为在相位I及II的期间，LCVC转换器均会导通，所以得到稳定电压的时间会比常见技术短，并且不需要二个虚致能周期来使如常见技术的记忆体晶片的内部电源供应电压稳定。这样可节省显著的时间量。
继续参考图4，当PU讯号从低电压状态回到高电压状态时，相位II会结束。当所有的外部及内部电源电压皆大于每个电源电压各自的临界电压时，电源开启侦测12会产生高PU电压。当PU讯号及待机讯号SBY均导通时，LCVC转换器在相位III时会关闭，见表1。相位III及相位V为记忆体待机状态，其中因为LCVC转换器提供电能容量所消耗的功率是大于SCVC转换器提供电能容量所消耗的功率，所以必需关闭LCVC转换器，以节省功率。在某些时候，虽然记忆体晶片处于待机状态，但是需要记忆体运作时，待机讯号SBY会关闭(逻辑「0」)，其会使LCVC转换器导通，而使SCVC转换器保持导通，此时进入相位IV，为低功率记忆体晶片的致能状态，其中记忆体运作是以特定效能来执行。在完成记忆体运作之后，SBY讯号会上升，使相位V开始，其中LCVC转换器会关闭，并且使晶片回到待机状态，以节省功率。
虽然本发明已配合其较佳实施例而特别地显示及说明，但是熟悉此项技术者要了解的是，在不脱离本发明的精神及范围之下，可进行方式及细节的各种改变。
权利要求
1.一种记忆体晶片的内部电源系统，其特征在于包括a)一低功率记忆体晶片；b)一小容量电压转换器；c)一大容量电压转换器；d)一第一控制讯号及一第二控制讯号；以及e)该第一控制讯号及该第二控制讯号是用以在该记忆体晶片的电源开启及运作期间，控制该大容量电压转换器，以在该记忆体晶片的开启及记忆体运作期间，提供电量，以及在该记忆体晶片的一待机状态期间，用以节省功率。
2.如权利要求1所述的电源系统，其特征在于其中该小容量电压转换器及该大容量电压转换器是用以供应电压至该低功率记忆体晶片的内部电路电源，其更包括a)周边电路电源；b)感应放大器电路电源；c)位元线电压；d)记忆单元屏极电压；e)字元线电压；以及f)记忆体基底电压。
3.如权利要求1所述的电源系统，其特征在于其中在该待机状态期间，该小容量电压转换器会保持该记忆体晶片的内部电源线的电压电位。
4.如权利要求1所述的电源系统，其特征在于其中在该记忆体晶片的电源开启时，该大容量电压转换器的电源会开启，用以降低电源开启延迟，以及用以去除使该记忆体晶片的内部电源电压稳定的虚周期的需求。
5.如权利要求1所述的电源系统，其特征在于其中当该记忆体晶片最初电源开启时，该第一控制讯号会启动，并且在该记忆体晶片的内部电源线稳定之后，该第二控制讯号会启动，藉此使该记忆体晶片进入该待机状态，并且使该大容量电压转换器关闭。
6.如权利要求5所述的电源系统，其特征在于其中当该第二控制讯号启动且该晶片处于该待机状态时，该第一控制讯号会停止，而启始一致能状态。
7.如权利要求1所述的电源系统，其特征在于其中当该记忆体晶片的电源关闭时，该第一控制讯号及该第二控制讯号均会停止，且当该记忆体晶片处于该待机状态时，该第一控制讯号及该第二控制讯号均会启动。
8.如权利要求1所述的电源系统，其特征在于其中在该记忆体晶片的电源开启期间，该第一控制讯号会启动，而该第二控制讯号会停止，且在该记忆体晶片的致能状态期间，该第一控制讯号会停止，而该第二控制讯号会启动。
9.如权利要求1所述的电源系统，其特征在于其中在该记忆体晶片最初电源开启期间，该第二控制讯号会保持停止，直到外部及内部电源供应电压已到达一预定临界准位。
10.一种低功率记忆体晶片的电源控制的方法，其特征在于包括下列步骤a)使一低功率记忆体晶片的一外部电源开启；b)使耦接至该记忆体品片内部的一电源电路的一第一控制讯号启动；c)使形成该电源电路的一电源来源的一小容量电压转换器及一大容量电压转换器导通；d)在该外部电源已稳定且到达最终值之后，等待一段时间，并且发出会使该记忆体晶片进入一待机状态的一第二控制讯号；e)当该记忆体晶片处于该待机状态时，该第一控制讯号会停止，其将使该记忆体晶片进入一致能状态；以及f)当该记忆体片处于该致能状态时，该第一控制讯号会启动，其将使该记忆体晶片处于该待机状态。
11.如权利要求10所述的方法，其特征在于更包括监测位于该记忆体晶片内部的该电源电路，以确保在发出该第二控制讯号之前，已到达该电源电路的最小可接受电压准位。
12.如权利要求10所述的方法，其特征在于其中在该段时间的期间，该大容量电压转换器会对该电源电路进行充电至大于预定电压准位。
13.如权利要求10所述的方法，其特征在于其中该段时间是约小于100微秒。
14.如权利要求10所述的方法，其特征在于其中当该记忆体晶片进入该待机状态时，该小容量电压转换器会保持该电源电路的电位。
15.如权利要求10所述的方法，其特征在于其中在该致能状态期间，该大容量电压转换器是用来提供执行记忆体运作的足够能量，以符合该低功率记忆体晶片规格。
16.如权利要求10所述的方法，其特征在于其中在该待机状态期间，该大容量电压转换器会关闭，以节省功率。
17.如权利要求10所述的方法，其特征在于更包括当该低功率记忆体晶片关闭时，该第一控制讯号及该第二控制讯号均会停止。
18.一种低功率记忆体晶片的电源电路，其特征在于包括a)用以控制一低功率记忆体晶片内部的一电源来源的一装置，以在该记忆体晶片的电源开启期间，提供对内部电源电路的高容量充电；b)用以控制该电源来源的一装置，以在一待机状态时节省功率；c)用以控制该电源来源的一装置，以在当执行记忆体运作时，提供一致能状态时的该高容量消耗功率；以及d)用以在该致能状态与该待机状态之间进行切换的一装置。
19.如权利要求18所述的电源电路，其特征在于其中用以控制该电源来源，以在该电源开启期间，提供该高容量的该装置是藉由在该记忆体晶片的电源初始开启时正启动的一待机控制讯号，其会使一大容量电压转换器导通，以供应内部记忆器晶片电压。
20.如权利要求18所述的电源电路，其特征在于其中用以控制该电源来源，以在该待机状态时节省功率的该装置是藉由发出一电源开启控制讯号，其是在该记忆体晶片的电压已稳定之后开启。
21.如权利要求20所述的电源电路，其特征在于其中在该记忆体晶片的初始开启之后，用以控制该电源来源，以在该待机状态时节省功率的该装置包括一该记忆体晶片电压的监测器，用以在发出该电源开启控制讯号之前，确认外部及内部电源已到达一预定准位。
22.如权利要求20所述的电源电路，其特征在于其中用以控制该电源来源，以在该待机状态时节省功率的该装置会关闭一大容量电压转换器，并且使一小容量电压转换器保持导通，以供应记忆体晶片内部电压。
23.如权利要求18所述的电源电路，其特征在于其中用以控制该电源来源，以在该记忆体晶片的一致能状态期间，提供该高容量的该装置是藉由使该待机控制讯号停止，该待机控制讯号是会使一高容量电压转换器导通。
24.如权利要求23所述的电源电路，其特征在于其中用以控制该电源来源，以在该记忆体晶片的致能状态期间，提供该高容量的该装置会使与一小容量电压转换器并联的该高容量电压转换器导通。
25.如权利要求23所述的电源电路，其特征在于其中用以在该致能状态与该待机状态之间进行切换的该装置是藉由当从该致能状态切换到该待机状态时，使该待机讯号启动，以及当从该待机状态切换到该致能状态时，使该待机讯号停止。
全文摘要
本发明叙述一种低功率记忆体晶片的内部电源系统，其在晶片电源开启期间及在一致能状态期间，会提供大容量的内部电源，藉此可进行记忆体运作。记忆体晶片的待机状态只允许消耗较低的晶片功率，其中大容量电源会关闭，且记忆体晶片内部电压是由小容量电源提供。低功率记忆体晶片的待机状态与致能状态之间的切换是藉由启动及停止一待机讯号来达成。在晶片的电源开启期间，会监测内部及外部的晶片电压，以确保在关闭大容量电源及使晶片进入待机状态之前，已到达预定的电压准位。
文档编号G11C11/417GK1779855SQ20041009563
公开日2006年5月31日 申请日期2004年11月26日 优先权日2004年11月26日
发明者许人寿 申请人:钰创科技股份有限公司