专利名称：一种降低sram功耗的静态译码方法
技术领域：
本发明提出降低SRAM动态功耗的无毛刺静态译码方法。
背景技术：
今天，智能卡正在并已经融入当今信息技术的主流，它以其高度的信息集成，高度的安 全性，成为市场的宠物。其中非接触IC卡作为市场需求的产物，以其特有的优势，在IC卡 行业已成为一个耀眼的亮点。尤其非接触式IC智能射频卡技术的不断发展与完善，使非接触
卡不但适用于环境恶劣的、要求读写速度快、使用方便的场合如加油站收费系统、高速路收
费系统、公交收费系统等，而且还能用于储值卡等高安全要求的场合，但是对于非接触式ic
卡来说，芯片所需要的全部能量都必须经过天线耦合，由读写器的交变磁场即射频能量场"感
应"获取，所以低功耗的设计对于非接触式IC卡来说非常的重要，SRAM在非接触式智能卡 (尤其是CPU卡)中有非常广泛的应用，所以低功耗SRAM设计也至关重要。SRAM电路包括 时序产生控制电路，译码器电路，存储阵列电路和IO接口电路组成。
其中，译码器电路对降低SRAM整个功耗起到了非常重要的作用。传统的译码器为了保 证SRAM字线单向的0—1的变化，通常采用纯动态逻辑，其缺点是动态逻辑每个周期都对 时钟充放电，消耗大量功耗，存在信号完整性问题从而导致系统可靠性和成品率低；或者使 用控制信号暂时封锁不稳定的静态译码器的译码结果，使字线值为0，待译码结果稳定后， 控制信号有效，得到译码结果，滤掉静态电路的毛刺，但是同样字线封锁的逻辑也消耗了大 量的功耗。
本发明提出了一种没有毛刺的全静态译码方法来降低SRAM存储器的功耗。
发明内容
本发明提出了一种降低SRAM功耗的静态译码方法，通过采用双轨单向翻转采样器对地 址采样，不但保留了静态译码电路全部的优点，实现了无毛刺的译码输出，并且降低了功耗， 提高了译码速度，降低版图面积。
其中，采用双轨单向翻转采样器对地址采样，当时钟低电平时，地址采样器输出皆为o， 这样，进入静态译码器的信号始终为O，字线失效；当时钟高电平时时，地址采样器开始对地 址ADDR采样，地址采样器的输出变化为0—0或者0—1，地址的变化是单向的。因为双轨单 向翻转采样器在时钟的低电平时将地址采样器输出值归为O，时钟上升沿地址采样器输出值的 变化是单向的，所以不会像直接使用静态译码器时因为各个地址延时不匹配而导致字线毛刺问题。
图1无毛刺静态译码器原理图。
图2地址采样器原理图
具体实施例方式
如图1所示，无毛刺静态译码器由以下电路组成地址采样器和静态译码器。 其中，采用双轨单向翻转采样器对地址采样，当时钟CK^时，S1=S2=VDD,地址采样 器A、 A一的结果皆为0，这样，进入静态译码器的信号始终为O，字线失效；当CK-1时，Ml、 M2管关闭，M3管开启，地址采样器开始对地址ADDR采样，A、 A一的变化为0—0或者0—1， 地址的变化是单向的。因为双轨单向翻转采样器在时钟的低电平将A、 A—值归为O，时钟上升 沿A、 A一的变化是单向的，所以不会像直接使用静态译码器因为各个地址延时不匹配而导致 字线毛刺问题，如图2所示。
静态译码器可以采用普通的与非门，或非门，非门等最基本的静态逻辑就可以实现。 这样，整个SRAM的译码电路仅仅通过额外的使用几个简单的地址采样器就可以实现 SRAM电路的静态译码，并且实现了无毛刺的译码输出。静态电路具有结构简单，功耗低， 可靠性高的优点，所以使用静态译码方法电路实现简单，可靠性高，实现时版图面积小，SRAM 功耗得到了大大降低。
权利要求
1. 一种降低SRAM功耗的静态译码方法，其特征是在静态译码器的基础上增加地址采样器，通过采用双轨单向翻转采样器对地址采样，实现无毛刺的译码输出，降低SRAM功耗。
2. 根据权利要求1所述的一种降低SRAM功耗的静态译码方法，其特征在于所述双轨单向翻 转采样器在时钟低电平时静态译码器字线失效，在时钟高电平时对地址采样，地址的变化是 单向的。
全文摘要
对于非接触式智能卡，工作所需要的能量来自于电磁场，芯片工作所消耗的功耗大小直接影响非接触智能卡的工作距离，从而影响实际应用，因此降低芯片的功耗是非接触智能卡芯片设计的关键之一。由于非接触式智能卡(尤其是CPU卡)芯片会使用SRAM存储器，因此低功耗SRAM存储器设计对提升非接触CPU卡性能是非常重要的。SRAM电路包括时序产生控制电路，译码器电路，存储阵列电路和IO接口电路组成。其中，译码器电路对降低SRAM整个功耗起到了非常重要的作用。本发明提出了一种没有毛刺的全静态译码方法来降低SRAM存储器的功耗。
文档编号G11C11/413GK101452741SQ20071017829
公开日2009年6月10日 申请日期2007年11月29日 优先权日2007年11月29日
发明者戴春蕾 申请人:北京中电华大电子设计有限责任公司