一种减小dram节电模式下静态功耗的电路的制作方法
【专利说明】
【技术领域】
[0001 ]本实用新型涉及动态随机存取存储器技术领域，特别涉及一种减小DRAM节电模式下静态功耗的电路。
【【背景技术】】
[0002]随着便携式电子设备的快速发展，对于DRAM产品的需求量快速增加，同时对于DRAM产品的性能尤其是功耗性能提出了更高的要求。
[0003]通常情况下，DRAM进入节电模式之后，大部分的耗电模块已经关闭，所以节电模式下的功耗绝大部分来自于DRAM芯片中所有器件的静态漏电流。而器件的静态漏电流与内部供电电压以及器件本身的特性参数强相关。目前工艺中为了降低器件的漏电流，多通过增加器件的阈值电压来实现。这就导致一个负效应，就是器件的时序性能降低，从而降低了整个DRAM产品的时序性能参数，导致后端测试中核心时序性能参数比如tAA超出SPEC(内存读取时间常数tAA超出了规定的标准)范围。
【【实用新型内容】】
[0004]本实用新型的目的在于提供一种减小DRAM节电模式下静态功耗的电路，以解决上述技术问题。本实用新型在传统的DRAM产品中内部供电电压模块的设计基础上，额外添加一种模式控制选通功能，使得DRAM芯片在正常操作模式下，仍然使用预定的内部供电电压；而在节电模式下，使用一个降低了的内部供电电压，从而达到减小DRAM节电模式下的静态功耗的目的。
[0005]为了实现上述目的，本实用新型采用如下技术方案:
[0006]—种减小DRAM节电模式下静态功耗的电路，包括DRAM内部供电电压产生器和模式控制电路；
[0007]所述DRAM内部供电电压产生器用于产生DRAM工作的电压；
[0008]所述模式控制电路用于:在DRAM芯片正常工作时，将DRAM内部供电电压产生器产生的工作电压直接传送给DRAM内部供电电压网络;在DRAM芯片处于节电模式时，将DRAM内部供电电压产生器产生的工作电压降压后传送给DRAM内部供电电压网络。
[0009]进一步的，所述模式控制电路包括开关S1、开关S2、PM0S管以及整体控制电路；
[0010]DRAM内部供电电压产生器的输出端分成两路，一路通过开关SI连接DRAM内部供电电压网络，另一路通过串联的开关S2和PMOS管连接DRAM内部供电电压网络；
[0011]整体控制电路用于在DRAM芯片处于节电模式时产生节电模式控制信号控制开关SI断开、开关S2闭合；以及，在DRAM芯片处于非节电模式时产生非节电模式控制信号开关SI闭合、开关S2断开。
[0012]进一步的，DRAM芯片处于节电模式时，DRAM内部供电电压产生器产生的电压经过一个PMOS管降压后传送给DRAM内部供电电压网络。
[0013]进一步的，DRAM芯片处于节电模式时，DRAM内部供电电压产生器产生的工作电压降压一个PMO S管的阈值电压后传送给DRAM内部供电电压网络。
[0014]进一步的，PMOS管的阈值电压为300?400mv。
[0015]相对于现有技术，本实用新型具有以下有益效果:本实用新型在传统的DRAM产品中内部供电电压模块的设计基础上，额外添加一种模式控制选通电路，使得DRAM芯片在正常操作模式下，仍然使用预定的内部供电电压;而在节电模式下，使用一个降低了的内部供电电压，从而达到减小DRAM节电模式下的静态功耗的目的。
【【附图说明】
】
[0016]图1为本实用新型一种减小DRAM节电模式下静态功耗的电路的结构示意图。
【【具体实施方式】】
[0017]请参阅图1所示，本实用新型一种减小DRAM节电模式下静态功耗的电路，包括传统的DRAM内部供电电压产生器(图1左边方框内部分)和模式控制电路(图1右边)。模式控制电路包括开关S1、开关S2、PM0S管PM0S2以及整体控制电路。DRAM内部供电电压产生器的输出端分成两路，一路通过开关SI连接DRAM内部供电电压网络，另一路通过串联的开关S2和PMO S管连接DRAM内部供电电压网络。整体控制电路的输入为外部命令信号，根据输入外部命令，判断DRAM芯片是否处于节电模式，并对应在DRAM芯片处于节电模式时产生节电模式控制信号以及在非节电模式时产生非节电模式控制信号。本实用新型一种减小DRAM节电模式下静态功耗的方法，当节电模式控制信号为高时，开关S2导通，内部供电电压vint_int经过一个PM0S2管，电压降低一个阈值电压(300?400mv)之后送到内部供电电压Vint，给DRAM内部所有的逻辑模块供电。在这种模式下，由于供电电压值降低了300?400mv，所有逻辑模块的静态功耗大大减少，由此降低了 DRAM节电模式下的静态功耗。当非节电模式控制信号为高时，开关SI导通，内部电压产生器输出的电压直接送至内部供电电压网络，DRAM芯片的各种操作正常进行。
[0018]在45nm工艺下，对于尺寸为lum/60nm MV1S管来说，如果把供电电压从I.2V降至
0.Sv之后，仿真结果看到漏电流从200pA减小到10pA;以此类推，如果在节电模式下将内部供电电压从1.2v降低到0.8v，那么节电模式下的静态功耗将会大大减小。
【主权项】
1.一种减小DRAM节电模式下静态功耗的电路，其特征在于，包括DRAM内部供电电压产生器和模式控制电路； 所述DRAM内部供电电压产生器用于产生DRAM工作的电压； 所述模式控制电路用于:在DRAM芯片正常工作时，将DRAM内部供电电压产生器产生的工作电压直接传送给DRAM内部供电电压网络;在DRAM芯片处于节电模式时，将DRAM内部供电电压产生器产生的工作电压降压后传送给DRAM内部供电电压网络。2.根据权利要求1所述的一种减小DRAM节电模式下静态功耗的电路，其特征在于，所述模式控制电路包括开关S1、开关S2、PM0S管以及整体控制电路； DRAM内部供电电压产生器的输出端分成两路，一路通过开关SI连接DRAM内部供电电压网络，另一路通过串联的开关S2和PMOS管连接DRAM内部供电电压网络； 整体控制电路用于在DRAM芯片处于节电模式时产生节电模式控制信号控制开关SI断开、开关S2闭合；以及，在DRAM芯片处于非节电模式时产生非节电模式控制信号开关SI闭合、开关S2断开。3.根据权利要求1所述的一种减小DRAM节电模式下静态功耗的电路，其特征在于，DRAM芯片处于节电模式时，DRAM内部供电电压产生器产生的电压经过一个PMOS管降压后传送给DRAM内部供电电压网络。4.根据权利要求3所述的一种减小DRAM节电模式下静态功耗的电路，其特征在于，DRAM芯片处于节电模式时，DRAM内部供电电压产生器产生的工作电压降压一个PMOS管的阈值电压后传送给DRAM内部供电电压网络。5.根据权利要求4所述的一种减小DRAM节电模式下静态功耗的电路，其特征在于，PMOS管的阈值电压为300?400mv。
【专利摘要】本实用新型公开一种减小DRAM节电模式下静态功耗的电路，电路包括DRAM内部供电电压产生器和模式控制电路；所述DRAM内部供电电压产生器用于产生DRAM工作的电压；所述模式控制电路用于：在DRAM芯片正常工作时，将DRAM内部供电电压产生器产生的工作电压直接传送给DRAM内部供电电压网络；在DRAM芯片处于节电模式时，将DRAM内部供电电压产生器产生的工作电压降压后传送给DRAM内部供电电压网络。本实用新型在传统的DRAM产品中内部供电电压模块的设计基础上，额外添加一种模式控制选通电路，使得DRAM芯片在正常操作模式下，仍然使用预定的内部供电电压；而在节电模式下，使用一个降低了的内部供电电压，从而达到减小DRAM节电模式下的静态功耗的目的。
【IPC分类】G11C11/4074
【公开号】CN205384876
【申请号】CN201620040023
【发明人】贾雪绒
【申请人】西安紫光国芯半导体有限公司
【公开日】2016年7月13日
【申请日】2016年1月15日