专利名称：数据输入/输出电路的制作方法
技术领域：
本发明涉及半导体存储器设备的数据输入/输出电路，尤其涉及具有 改进的抖动特性的数据输A/输出电路。
背景技术：
同步半导体存储器设备与从外部设备提供的时钟同步。特别地，双数 据速率(DDR)同步半导体存储器设备与从外部设备输入的时钟的上升沿 和下降沿同步，从而在一个时钟循环中处理两位数据。DDR同步半导体 存储器设备包括用于数据输X/输出的准确定时的延迟锁相环(DLL)电路。
在同步半导体存储器设备中准确地控制时钟的占空比非常重要。如果 不能准确地控制占空比，则数据可能由于缺少数据边限(data margin) 而失真。
占空比是在一个时钟循环中高水平时期的持续时间与低水平时期的 持续时间的比。例如，50:50的占空比是指在一个时钟循环中，高水平 时期和低水平时期占用相同量的时间。
图l是示出根据相关技术的数据输A/输出电路的图。
如图l所示，传统的数据输"输出电路包括数据输出电路101、数 据输入电路103以及多个DQ垫105。
数据输出电路IOI和数据输入电路103经由一个DQ垫双向地输出或 接收数据。即，在半导体存储器设备的读取^Mt的情况下，在数据输入电 路103没有正在经由DQ垫从外部设备接收数据时，数据输出电路101经 由该DQ塾将数据输出到外部设备。在半导体存储器设备的写入操作的情况下，在数据输出电路101没有正在经由DQ垫输出数据时，数据输入电 路103经由DQ垫接收数据。
图2是示出图1的数据输出电路101的图。
如图2所示，数据输出电路101包括第一传输线单元203、第二传输 线单元201、输出单元205和输出控制器217。
第二传输线单元201将内部时钟RCLK_DLL和FCLK一DLL传输到 第一传输线单元203，所述内部时钟RCLK_DLL和FCLK_DLL由延迟 锁相环(图3中所示)基于外部时钟EXT一CLK产生，以校正;导*储器 设备的时钟偏斜。第二传输线单元201可以选择性地包括用于防止内部时 钟RCLK—DLL和FCLK_DLL失真的转发器219。
第 一传输线单元203将内部时钟RCLK_DLL和FCLK_DLL传输到 输出单元205。输出单元205包括数据选i信号输出单元207，其用于 通过使用内部时钟RCLK—DLL和FCLK—DLL输出数据选通信号DQS; 以及多个数据输出单元209、 211、 213和215,其用于响应于内部时钟 RCLK—DLL和FCLK—DLL将内部数据DATA作为外部数据DQ进行输 出。第一传输线单元203具有用于4吏内部时钟RCLK一DLL和FCLK一DLL 之间的偏斜最小的时钟树结构，内部时钟RCLK一DLL和FCLK一DLL被 传输到数据输出单元209、 211、 213和215以及数据选通信号输出单元 207。
连接到相应DQ垫的数据输出单元209、 211、 213和215中的每一个 在内部时钟RCLK_DLL和FCLK一DLL的上升沿锁存从半导M储器i殳 备的存储单元输出"内部数据，并4经锁存的内部数据输出到存储器控制 器。数据选通信号输出单元207将数据选通信号DQS输出到存储器控制 器。因为数据输出单元209、 211、 213和215以及数据选通信号输出单元 207基于内部时钟RCLK—DLL和FCLK—DLL输出外部lt据DQ和数据 选通信号DQS，所以外部k据DQ的相位与数据选通信号DQS的相位匹 配。
存储器控制器基于从数据选通信号输出单元207输出的数据选通信 号DQS接收从数据输出单元209、 211、 213和215输出的外部数据DQ。
输出控制器217响应于根据半导体存储器设备的操作模式的模式信 号MODE来控制输出单元205。例如，输出控制器217仅针对半导* 储器设备的写入操作使能第一和第二输出控制信号DQ—EN和DQS一EN，且数据输出单元209、 211、 213和215以及转发器219响应于第一和第二 输出控制信号DQ—EN和DQS—EN而使能，以便减少半导体存储器设备 的电力消耗。
图3是示出图2的描述中所提及的延迟锁相环电路的图。
延迟锁相环电路包括相位比较器301、延迟控制器303、复M型 化单元305和占空比校正器307。
相位比较器301将外部时钟EXT一CLK的相位与从复^型化单元 305输出的反馈时钟FB一CLK的相位相比较，该反馈时钟FB_CLK是通 过模型化半导体存储器^L备的内部时钟延迟分量而产生的。i目位比较器 301将表示外部时钟EXT—CLK与反馈时钟FB_CLK之间的相位差的比 较信号CMP输出到延迟^制器303 。
延迟控制器303使外部时钟EXT一CLK延迟多达第一延迟量 DD一1(图5中所示)，以Y更响应于比i^信号CMP ^吏外部时钟EXT_CLK与 反^时钟FB—CLK的相位彼此匹配。延迟控制器303将经延迟^时钟作 为内部时钟CLK_DD输出。占空比校正器307校正内部时钟CLK一DD 的占空比，并将^校正的内部时钟RCLK—DLL传输到复^型化单元 305。
最后，因为在反馈时钟FB一CLK中反映出延迟控制器303的延迟和 复g型化单元305的延迟，所以从复4^型化单元305输出的反馈时钟 FB—CLK与外部时钟EXT—CLK在相位上匹配。在本文中，具有由延迟 控;J器303反映的延迟的内、时钟CLK一DD变得在延迟上处于锁定状态，
占空比校正器307包括校正器309和传感器311。传感器311感测从 校正器309输出的内部时钟RCLK—DLL和FCLK—DLL的占空比，并产 生表示内部时钟RCLK一DLL和FCLK—DLL的占空比的感测信号DCC 和DCCB。校正器309 "^应于感测信号DCC和DCCB校正M迟控制器 303输出的内部时钟CLK—DD的占空比，并输出正内部时钟RCLK—DLL 和负内部时钟FCLK—DLL,该正内部时钟RCLK一DLL和该负内^时钟 FCLK一DLL具有相i[相位和经校正的占空比。
图4是示出图1的数据输入电路103的图.
参考图4，数据输入电路103包括数据选通信号输入单元401、多个 数据输入单元403和405以及输入控制器407。
数据选通信号输入单元401从存储器控制器接收数据选通信号DQS,并将内部数据选通信号DQS一IN和DQSB_IN输出到数据输入单元403和 405。
正内部数据选通信号DQSJN的相位相反于负内部数据选通信号 DQSB一IN的相位。数据输入单元403锁存来自存储器控制器的外部数据 DQ，异在内部数据选通信号DQS—IN和DQSB—IN的上升沿处输出内部 数据DATA。
与图2的输出控制器217相同，输入控制器407响应于才艮据半导体存 储器设备的操作模式的模式信号MODE来控制数据选通信号输入单元 401和数据输入单元403和405。例如，输入控制器407仅针对半导* 储器设备的读取操作而使能第一输入控制信号DQ一EN和第二输入控制 信号DQS_EN，且数据输入单元403和405以及4^据选通信号输入单元 401响应于第 一输入控制信号DQ一EN和第二输入控制信号DQS一EN而被 使能，以便减少半导体存储器设i的电力消耗。
图5是示出图2的数据输出电路101的数据输出操作的时序图。
延迟锁相环通过使外部时钟EXT一CLK延迟多达第一延迟量DD一1 来产生内部时钟RCLK—DLL和FCLK_DLL。虽然外部时钟EXT_CLK 的占空比不是50:50，但延迟锁相环通i占空比校正器307而产;具有 50:50的占空比的内部时钟RCLK—DLL和FCLKDLL。
然而，由于在第二传输线单元201中传输内部时钟RCLK一DLL和 FCLK_DLL时的噪声或过程、电压和温度的变化(PVT变化)，输入到输 出单元205的内部时钟RCLK—DLL和FCLK一DLL(如图所示)可能在占 空比上失真。数据输出单元209、 211、 213和215响应于具有失真的占空 比的内部时钟RCLK一DLL和FCLK_DLL的上升沿而输出外部数据DQ。 因此，在传统数据输5l电路中，当响应于负内部时钟FCLK一DLL的上升 沿锁存内部数据DATA时，数据边限减少，从而使抖动特i劣化。因此， 在根据相关技术的数据输出电路中，外部数据DQ可能失真。
从数据输出单元209、 211、 213和215输出的外部数据DQ包括数据 输出单元209、 211、 213和215的延迟，且在相位上与外部时钟EXT_CLK 匹配。基于内部时钟RCLK—DLL和FCLK_DLL而产生的数据选ii信号 DQS还包括数据选通信号^出单元209的^迟，且在相位上与外部时钟 EXT_CLK匹配。
在数据输入电路103的情况下，内部数据选通信号DQS一IN和DQSB_IN的占空比可因外部噪声、选通信号输入单元401的切换噪声或 PVT ￡化而失真。当响应于内部数据选通信号DQSB_IN的上升沿锁存外 部数据DQ时，这种失真可能减少数据边限，且抖动^T性劣化。因此，内 部数据可能失真。
就是说，在根据相关技术的数据输/v/输出电路中，数据输入单元和 数据输出单元基于具有失真的占空比的数据选通信号和内部数据选通信 号接收和输出数据。因此，减少了数据边限，且输出到或输入到半导体存 储器设备的数据可能失真。
发明内容
本发明的实施例是针对提供一种用于改进抖动特性并确保足够数据 边限的数据输X/输出电路。
根据本发明的一方面，提供一种数据输出电路，包括输出单元，用 于响应于延迟锁相环中产生的内部时钟输出数据选通信号和数据；第 一传 输线单元，其具有时钟树结构，用于将内部时钟传输到输出单元；第二传 输线单元，用于将来自延迟锁相环的内部时钟传输到第一传输线单元；以 及占空比校正单元，其互连于第一传输线单元与第二传输线单元之间，用 于校正内部时钟的占空比。
根据本发明的另一方面，提供一种数据输入电路，包括数据选通信 号输入单元，用于响应于从半导体存储器设备的外部输入的数据选通信号 产生内部数据选通信号；占空比校正单元，用于校正内部数据选通信号的 占空比并输出经校正的数据选通信号；以及多个数据输入单元，用于响应 于经校正的数据选通信号将从半导体存储器设备的外部输入的数据作为 内部数据输出。
根据本发明的再一方面，提供一种数据输X/输出电路，包括输出 单元，用于响应于延迟锁相环中产生的内部时钟输出第 一数据选通信号和 第一数据；第一传输线单元，其具有时钟树结构，用于将内部时钟传输到 输出单元；第二传输线单元，用于将来自延迟锁相环的内部时钟传输到第 一传输线单元；占空比校正单元，其互连于第一传输线单元与第二传输线 单元之间，用于校正内部时钟的占空比；数据选通信号输入单元，用于从 半导体存储器设备的外部接收第二数据选通信号并用于产生内部数据选
通信号；以及多个数据输入单元，用于响应于内部数据选通信号输出从半导*储器设备的外部输入的第二数据。
根据本发明的又一方面，提供一种数据输出电路，包括传输线单元， 用于传输半导体存储器设备中产生的控制时钟；以及输出单元，用于响应 于经校正的控制时钟将数据选通信号和数据输出到半导体存储器设备的 外部，
得的经校正的占空比，
图l是示出根据相关技术的数据输X/输出电路的图。
图2是示出图1的数据输出电路的图。
图3是示出图2中所述的延迟锁相环的图。
图4是示出图1的数据输入电路的图。
图5是描述图2的数据输出电路的数据输出操作的时序图。
图6是示出根据本发明实施例的数据输出电路的图。
图7是描述图6的数据输出电路的数据输出操作的时序图。
图8是示出根据本发明实施例的数据输入电路的图。
具体实施例方式
可通过以下描述来理解本发明的其它目的和优点，且参考本发明的实 施例，本发明的其它目的和优点变得明显。
图6是示出根据本发明实施例的数据输出电路的图。
参考图6，根据本实施例的数据输出电路包括输出单元605、第一传 输线单元603、第二传输线单元601、输出控制器623和占空比校正器617。
与相关技术不同，根据本实施例的数据输出电路包括安置于第一传输 线单元603与第二传输线单元601之间的占空比校正器617。因此，根据 本实施例的数据输出电路可以校正内部时钟RCLK_DLL和FCLK—DLL 的、可能在从延迟锁相环输出具有经校正的占空比的内部时钟 RCLK—DLL和FCLK_DLL之后且在将内部时钟RCLK_DLL和 FCLK—DLL输入到第二;输线单元601之前产生的占空比失真。因此，
10可以确保数据边限并改进数据输出电路的抖动特性。
第二传输线单元601将M迟锁相环产生的内部时钟RCLK一DLL和 FCLK一DLL传输到第一传输线单元603。因为该传输线的长度相对长， 所以内部时钟RCLK_DLL和FCLK一DLL可能由于该传输线的负载而失 真。因此，第二传输线单元601可以包括用于通过驱动内部时钟 RCXK—DIX和FCXK一DIX来防止内部时钟RCXK一DIX和FCXK—DIX 的失真>转发器625。
第 一传输线单元603将内部时钟RCLK一DLL和FCLK一DLL传输到 输出单元605 ，输出单元605响应于内部时钟RCLK一DLL和FCLK一DLL 输出数据选通信号DQS和数据DQ。输出单元605包括多个数据^出单 元609、 611、 613和615以及数据选通信号输出单元607。第一传输线单 元603具有时钟树结构，以使/f吏传输到lt嫁输出单元609、 611、 613和 615以及数据选通信号输出单元607的内部时钟RCLK一DLL和 FCLK—DLL的偏斜最小。
如图5所示，内部时钟RCLK—DLL和FCLK—DLL的占空比可能由 于PVT变化而失真。如果数据输J单元609、 611、 613和615基于具有 失真的占空比的内部时钟RCLK一DLL和FCLK一DLL而输出外部数据 DQ，则因为数据边限减少，所以外部数据DQ可l失真。因此，将占空 比校正器617设置于第一传输线单元603的前面，并将来自第二传输线 601的内部时钟RCLK—DLL和FCLK—DLL的占空比校正为50:50的占 空比。 —
占空比校正器617包括传感器621和校正器619。传感器621感测从 校正器619输出的经校正的内部时钟RCLK一DCC和FCLK一DCC的占空 比，并产生表示经校正的内部时钟RCLK_DCC和FCLK—DCC的占空比 的感测信号DCC和DCCB。校正器619响应于感测信号DCC和DCCB 来校正内部时钟RCLK_DLL和FCLK_DLL的占空比。
例如，传感器621可以产生可以根据经校正的内部时钟RCLK一DCC 和FCLK一DCC的高水平时期和低水平时期的宽度而被充电或放^的感 测信号DCC和DCCB。例如，如果经校正的内部时钟RCLK—DCC和 FCLK一DCC的高水平时期的宽度宽于低水平时期的宽度，则i测信号 DCC可以转变为高水平，且感测信号DCCB可以转变为低水平。
校正器619基于转变为相反水平的感测信号DCC和DCCB来决定是
ii增加内部时钟RCLK一DLL和FCLK一DLL的高水平时期的宽度还是增加 低水平时期的宽度。在上面的情况下，校正器619通过使内部时钟 RCLK—DLL和FCLK一DLL的高水平时期的宽度变窄并通过使内部时钟 RCLK—DLL和FCLK_DLL的低水平时期的宽度变长来将内部时钟 RCLK_DLL和FCLK_DLL的占空比校正为50:50的占空比。
因为正和负内部时钟RCLK一DLL和FCLK一DLL的占空比的失真可 能不同，所以占空比校正器617独立地校正正和i内部时钟RCLK_DLL 和FCLK一DLL中的每一个的占空比。
数据选通信号输出单元607通过驱动经校正的内部时钟RCLK_DCC 和FCLK—DCC而将lt据选通信号DQS输出到存储器控制器。数^输出 单元609、 611、 613和615中的每一个被连接到DQ垫，在经校正的内部 时钟RCLK一DCC和FCLK一DCC的上升沿处锁存从半导体存储器设备的 存储单元输^的内部数据DATA,并将经锁存的内部数据输出到存储器控 制器。
输出控制器623响应于根据半导体存储器设备的操作模式的模式信 号MODE来控制输出单元605。例如，在半导体存储器设备的写入操作 的情况下，半导体存储器设备从外部设M收数据和数据选通信号，且不 将外部数据DQ和数据选通信号DQS输出到外部设备。因此，虽然输出 单元605被禁用，但不影响半导体存储器设备的操作。甚至在半导M储 器设备的读取操作的情况下，输出单元605在对应于CAS等待时间CL 的时钟循环期间不输出外部数据DQ和数据选通信号DQS。因此，虽然 在对应于CAS等待时间的时钟循环内输出单元605被禁用，但不影响半 导体存储器设备的操作。
因此，输出控制器623仅针对半导体存储器设备的相应读取操作来使 能第一输出控制信号DQ—EN,且数据输出单元609、 611、 613和615响 应于第一输出控制信号DQ_EN被使能并输出外部数据DQ，以便减少电 力消耗。输出控制器623 ^使能第二输出控制信号DQS一EN，且转发器 625响应于第二输出控制信号DQS一EN来输出内部时钟RCLK_DLL和 FCLK一DLL。根据设计，数据选通信号输出单元609可以响应于第二控 制信号DQS—EN输出数据选通信号DQS。 如上所述,根据本实施例的数据输出电路通it^输出单元605之前校 正内部时钟RCLK一DLL和FCLK—DLL的占空比失真来确保数据边限并 改进抖动特性。虽然根据本实施例的数据输出电路响应于从图6中的延迟锁相环输 出的内部时钟RCLK一DLL和FCLK一DLL而输出数据，但本发明不限于 此。即，根据本发明i一个实施例的&据输出电路可以响应于预定控制时 钟输出数据。这里，因为响应于具有经校正的占空比的控制时钟而输出数 据和数据选通信号，所以根据另一个实施例的数据输出电路也可以确保数 据边限并改进抖动特性。
图7是示出图6的数据输出电路的数据输出操作的时序图。
延迟锁相环通过使具有50:50的占空比的外部时钟EXT一CLK延迟多 达第一延迟量DD—1而产生内部时钟RCLK—DLL和FCLK_DLL。内部 时钟RCLK一DLL和FCLK一DLL的占空比因在经由第二传输线单元601 传输内部时补RCLK—DLL和FCLK—DLL时引入的噪声而失真。
占空比校正器617校正具有失真的占空比的内部时钟RCLK一DLL和 FCLK一DLL，并输出具有50:50的占空比的经校正的内部时钟 RCLK一DCC和FCLK—DCC。
与图5不同，因为通过在经校正的内部时钟RCLK—DCC和 FCLK一DCC的上升沿处确保数据边限来锁存内部数据DATA，所以数据 输出单元609、 611、 613和615输出未失真的外部数据DQ。
同时，外部数据DQ和数据选通信号DQS的相位与外部时钟 EXT—CLK的才目位匹配。
图8是示出根据本发明实施例的数据输入电路的图。
参考图8,根据本实施例的数据输入电路包括数据选通信号输入单元 801、多个数据输入单元803和805、输入控制器807和占空比校正器809。
与相关技术不同，根据本实施例的数据输入电路包括占空比校正器 809 ，其用于校正从数据选通信号输入单元801输出的内部数据选通信号 DQS一IN和DQSB一IN的占空比。因此，因为^^据本实施例的lt据输入电 路可以校正内部数据选通信号DQS一IN和DQSB一IN的占空比失真，所以 数据边限得以确保且数据输入电路^抖动特性得以改进。
数据选通信号输入单元801从存储器控制器接收数据选通信号DQS， 并输出内部数据选通信号DQS一IN和DQSB一IN。
占空比校正器809校正内部数据选通信号DQS_IN和DQSB_IN的占 空比，并将经校正的数据选通信号DQS_DCC和DQSB一DCC输S到数据输入单元803和805。因为占空比校正809具有类似于图6的占空比校正 617的结构的结构，所以省略其细节描述。
正的经校正的数据选通信号DQS_DCC的相位相反于负的经校正的 数据选通信号DQSB—DCC的相位。数据输入单元803和805在经校正的 数据选通信号DQS—DCC和DQSB—DCC的上升沿处锁存外部数据DQ， 并输出内部数据DATA。
与图6的输出控制器623相同，输入控制器807响应于根据半导体存 储器设备的操作模式的模式信号MODE来控制数据选通信号输入单元 801和数据输入单元803和805。例如，在半导体存储器设备的读取操作 的情况下，数据输入单元803和805以及数据选通信号输入单元801不从 存储器控制器接收外部数据DQ和数据选通信号DQS。因此，虽然数据 输入单元803和805以及数据选通信号输入单元801被禁用，但不影响半 导*储器设备的操作。因此，输入控制器807仅针对半导体存储器设备 的写AJMt使能第一和第二输入信号DQ一EN和DQS_EN,且数据输入单 元803和805以及数据选通信号输入单元801分别响i于第一输入控制信 号DQ—EN和第二输入控制信号DQS_EN被使能，以便减少电力消耗。
换言之，根据本实施例的数据输入电路可以通过校正内部数据选通信 号DQS一IN和DQSB一IN的占空比失真来确保数据边限并改进抖动特性。
根据本发明，数据输入/输出电路通过包括占空比校正器而校正用于 数据输"输出处的控制信号的占空比。因此，数据输V输出电路的抖动 特性得以改进，M够的数据边P艮得以确保。
虽然已关于特定实施例描述了本发明，本领域技术人员将了解，在不 偏离如所附权利要求书中所限定的发明的实质和范围的情况下，可做出各 种改变和修改。
权利要求
1.一种数据输出电路，包括输出单元，用于响应于延迟锁相环中产生的内部时钟输出数据选通信号和数据；第一传输线单元，其具有时钟树结构，用于将内部时钟传输到输出单元；第二传输线单元，用于将来自延迟锁相环的内部时钟传输到第一传输线单元；以及占空比校正单元，其互连于第一传输线单元与第二传输线单元之间，用于校正内部时钟的占空比。
2. 根据权利要求1所述的数据输出电路，其中，所述占空比校正单 元包括传感器，用于感测内部时钟的占空比并产生感测信号；以及校正器，用于响应于所述感测信号校正所述内部时钟的占空比。
3. 根据权利要求1所述的数据输出电路，还包括输出控制器，用 于根据半导体存储器设备的操作模式来控制输出单元的开启/关断。
4. 根据权利要求l所述的数据输出电路，其中，所述输出单元包括 多个数据输出单元，用于响应于内部时钟输出数据；以及 数据选通信号输出单元，用于通过驱动内部时钟输出数据选通信号。
5. 根据权利要求1所述的数据输出电路，其中，第二传输线单元包 括转发器以驱动所述内部时钟。
6. —种数据输入电路，包括数据选通信号输入单元，用于响应于从半导M储器i更备的外部输入 的数据选通信号产生内部数据选通信号；占空比校正单元，用于校正内部数据选通信号的占空比并输出经校正 的数据选通信号；以及多个数据输入单元，用于响应于经校正的数据选通信号将从半导体存 储器设备的外部输入的数据作为内部数据输出。
7. 根据权利要求6所述的数据输入电路，其中，所述占空比校正单元包括传感器，用于通过感测内部数据选通信号的占空比来产生感测信号；以及校正器，用于响应于所述感测信号校正内部数据选通信号的占空比。
8. 根据权利要求6所述的数据输入电路，还包括输入控制器，用于根据半导体存储器设备的操作模式来控制数据选通信号输入单元的开启/关断。
9. 根据权利要求8所述的数据输入电路，其中，所述输入控制器根据所述操作模式来控制所述多个数据输入单元的开启/关断。
10. —种数据输7W输出电路，包括输出单元，用于响应于延迟锁相环中产生的内部时钟输出第一数据选通信号和笫一数据；第一传输线单元，其具有时钟树结构，用于将内部时钟传输到输出单元；第二传输线单元，用于将来自延迟锁相环的内部时钟传输到第一传输线单元；占空比校正单元，其互连于第一传输线单元与第二传输线单元之间，用于校正内部时钟的占空比；数据选通信号输入单元，用于从半导体存储器设备的外部接收第二数据选通信号并用于产生内部数据选通信号；以及多个数据输入单元，用于响应于内部数据选通信号输出从半导*储器设备的外部输入的第二数据。
11. 根据权利要求10所述的数据输V输出电路，其中，所述占空比校正单元包括传感器，用于感测所述内部时钟的占空比并用于产生感测信号；以及校正器，用于响应于所述感测信号校正内部时钟的占空比。
12. 根据权利要求10所述的数据输"输出电路，其中，所述输出单元包括多个数据输出单元，用于响应于内部时钟输出第一数据；以及数据选通信号输出单元，用于通过驱动内部时钟来输出第 一数据选通信号。
13. 根据权利要求10所述的数据输y^/输出电路，还包括占空比校正单元，用于校正所述内部数据选通信号的占空比。
14. 一种数据输出电路，包括传输线单元，用于传输半导体存储器设备中产生的控制时钟；以及输出单元，用于响应于经校正的控制时钟将数据选通信号和数据输出到半导体存储器设备的外部，所述经校正的控制时钟具有通过校正所传输的控制时钟的占空比获得的经校正的占空比。
15. 根据权利要求14所述的数据输出电路，其中，所述控制时钟是M迟锁相环输出的。
16. 根据权利要求14所述的数据输出电路，其中，所述输出单元包括传感器，用于通过感测所传输的控制时钟的占空比产生感测信号；校正器，用于响应于所述感测信号校正所传输的控制时钟的占空比；多个数据输出单元，用于响应于经校正的控制时钟输出数据；以及数据选通信号输出单元，用于通过驱动经校正的控制时钟输出数据选通信号。
17. 根据权利要求14所述的数据输出电路，还包括输出控制器，用于根据半导体存储器设备的操作模式来控制输出单元的开启/关断。
全文摘要
一种数据输入/输出电路，包括输出单元，用于响应于延迟锁相环中产生的内部时钟输出第一数据选通信号和第一数据；第一传输线单元，其具有时钟树结构，用于将内部时钟传输到输出单元；第二传输线单元，用于将来自延迟锁相环的内部时钟传输到第一传输线单元；占空比校正单元，其互连于第一传输线单元与第二传输线单元之间，用于校正内部时钟的占空比；数据选通信号输入单元，用于从半导体存储器设备的外部接收第二数据选通信号并产生内部数据选通信号；以及多个数据输入单元，用于响应于内部数据选通信号输出第二数据。
文档编号G11C7/10GK101667450SQ200910146400
公开日2010年3月10日 申请日期2009年6月26日 优先权日2008年9月2日
发明者勋 崔, 郑镇一 申请人:海力士半导体有限公司