扩大记忆胞操作区间的方法及应用其的非挥发记忆体阵列的制作方法

专利名称：扩大记忆胞操作区间的方法及应用其的非挥发记忆体阵列的制作方法
技术领域：
本发明涉及一种操作半导体记忆胞的方法，特别是涉及一种程序化氮化物只读记 忆胞的方法。
背景技术：
非挥发半导体记忆装置可用以维持程序化的资讯，纵使在缺乏电力时亦同。只读 记忆体(ROM)即为电子设备中常用的非挥发记忆体，常见于具有微处理器的数字电子装置 与行动电子装置中。典型的装置包含多个记忆胞阵列。各记忆胞阵列可视为包含字线和位线的交叉。 各字线和位线(或位线对)的交叉点可对应于记忆体的一个位元。在遮罩可程序化金属氧 化物半导体装置中，字线和位线交叉点的主动MOS晶体管存在于否，即可代表所储存的逻 辑为0或1。可程序化的只读记忆体(PROM)近似于遮罩可程序化ROM，其差别仅在于使用者可 以利用PROM程序器储存资料数值(即程序化PR0M)。典型的PROM装置，是在所有字线与位 线的交叉点制造可熔连结。此即对应使得所有的位元具有一特定的逻辑值，典型的逻辑值 为1。使用PROM程序器，可将所需的位元设置为相对的逻辑值，其典型是施加高电压来切断 对应于指定位元的可熔连结。典型的PROM装置仅可程序化一次。可擦除与可程序化的只读记忆体(EPROM)即可如PROM般进行程序化，但可同时利 用紫外光的照射来进行擦除(例如，造成所有逻辑均为1的状态)。典型的EPROM装置在字 线与位线的交叉点具有浮动栅极MOS晶体管。各MOS晶体管具有两个栅极一浮动栅极与 一非浮动栅极或控制栅极。浮动栅极并未于任何导体具有电性连接，同时被高阻抗的绝缘 材料所包围。为程序化EPROM装置，可施加高电压至该位于各个位元位置的非浮动栅极，各 个位元位置可储存一逻辑值(例如，逻辑值为0)。由此造成绝缘材料内部的崩溃，同时允许 负电荷在浮动栅极中堆积。当高电压消失时，负电荷仍然位于浮动栅极中。在随后的读取 运作中，负电荷防止MOS晶体管在被选取时(即在沟道被开启时)，在源极位线与漏极位线 之间形成低电阻沟道。EPROM集成电路通常放置于具有石英盖的封装之中，而EPROM的擦除即是将EPROM 于紫外光之下照射，使该紫外光穿越石英盖。在紫外光照射时，包围浮动栅极的绝缘材料会 具有微导电性，因此可以使得堆积在浮动栅极的负电荷发散。典型的电性可擦除可程序化只读记忆体(EEPROM)类似于EPROM装置，其差别在于 个别储存的位元可被电性擦除。EEPROM装置中的浮动栅极被更薄的绝缘层所包围，同时，只 要施加与非浮动栅极上的程序化电压极性相反的电压，即可使堆积在浮动栅极上的负电荷发散。区域化的电荷捕捉装置可亦可做为非挥发记忆胞，亦同时被称为电荷捕捉记忆装置。电荷捕捉记忆装置已知可在每个记忆胞中储存多个位元。依据一种传统的实施方式，电荷可储存在氮化物层的两个区域中，其中各区域形成传统电荷捕捉记忆胞的一部分。 此外，多位元的电荷捕捉记忆胞可利用单一晶体管形成，使得其密度高于利用多个浮动栅 极的传统记忆体。程序化电荷捕捉记忆装置时，可能会引发一些不希望见到到的影响，此等副作用 会损害决定电荷捕捉记忆装置的一区域的程序化状态的能力。这些不希望见到的影响，可 能包含程序化干扰与第二位元效应，其可能大量缩小电荷捕捉记忆装置运作时的程序化区 间。因此产生需求，希望一种程序化电荷捕捉记忆胞的方法，希望在程序化电荷捕捉记忆装置时，可以解决在先前技术中所不希望见到的效应，即例如程序化干扰与第二位元 效应。由此可见，上述现有的记忆胞阵列在产品结构、制造方法与使用上，显然仍存在有 不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来 谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适 切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设 一种新的扩大记忆胞操作区间的方法及应用其的非挥发记忆体阵列，实属当前重要研发课 题之一，亦成为当前业界极需改进的目标。

发明内容
本发明的目的在于，克服现有的记忆胞操作区间的方法存在的缺陷，而提供一种 新的扩大记忆胞操作区间的方法，所要解决的技术问题是使其消除第二位元效应，同时将 干扰程式程序化至相邻的电荷储存记忆胞中，非常适于实用。本发明的另一目的在于，克服现有的非挥发记忆体阵列存在的缺陷，而提供一种 新的非挥发记忆体阵列，所要解决的技术问题是使其消除第二位元效应，同时将干扰程式 程序化至相邻的电荷储存记忆胞中，非常适于实用。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出 的一种扩大电荷捕捉记忆胞的程序化区间的方法，包含提供具有多个电荷捕捉记忆胞的 一阵列，该阵列包含多个电荷捕捉记忆胞横列；指定该阵列中的一横列；指定该指定横列 中的一第一电荷捕捉记忆胞，该第一电荷捕捉记忆胞具有一第一资料区域与一第二资料区 域；依据该第一电荷捕捉记忆胞的该第一资料区域与该第二资料区域，接受一第一程序化 指令；当该第一程序化指令下令程序化该第一电荷捕捉记忆胞的该第一资料区域时，程序 化该第一电荷捕捉记忆胞的该第一资料区域；以及当该第一程序化指令下令程序化该第一 电荷捕捉记忆胞的该第一资料区域以及当该第一程序化指令没有下令程序化该第一电荷 捕捉记忆胞的该第二资料区域时，擦除该第一电荷捕捉记忆胞的该第二资料区域。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的方法，其中该程序化该第一资料区域的步骤包含将具有一第一极性的一电 荷注入该第一资料区域。前述的方法，其中该注入具有该第一极性的该电荷包含注入多个沟道热电子。前述的方法，其中该第二资料区域的该擦除包含注入具有一第二极性的一电荷进 入该第二资料区域。
前述的方法，其中该注入具有该第二极性该电荷包含注入多个能带至能带热电洞。前述的方法，其中该擦除在该第一电荷捕捉记忆胞的该第二资料区域是在该程序化该第一电荷捕捉记忆胞的该第一资料区域之前进行。前述的方法，其中该擦除在该第一电荷捕捉记忆胞的该第二资料区域是在该程序化该第一电荷捕捉记忆胞的该第一资料区域之后进行。前述的方法，还包含依据位于该阵列的该指定横列的一第二电荷捕捉记忆胞，接 受一第二程序化指令，该第二电荷捕捉记忆胞具有第一资料区域与第二资料区域，其中该 第二电荷捕捉记忆胞的该第一资料区域与该第一电荷捕捉记忆胞的该第二资料区域分享 一位线；当该第一程序化指令下令程序化该第一电荷捕捉记忆胞的该第二资料区域时，程 序化位于该第一电荷捕捉记忆胞的该第二资料区域；以及当该第一程序化指令下令程序 化在该第一电荷捕捉记忆胞的该第二资料区域时及当该第二程序化指令没有下令程序化 该第二电荷捕捉记忆胞的该第一资料区域时，擦除该第二电荷捕捉记忆胞的该第一资料区 域。前述的方法，其中该第二电荷捕捉记忆胞的该第一资料区域的擦除是在该程序化 该第一电荷捕捉记忆胞的该第二资料区域之前进行。前述的方法，其中该第二电荷捕捉记忆胞的该第一资料区域的擦除是在该程序化 该第一电荷捕捉记忆胞的该第二资料区域之后进行。前述的方法，其中在该第一程序化记忆胞未程序化时，该程序化改变该第一电荷 捕捉记忆胞的至少一资料区域的一临界电压至一数值，其与该至少一资料区域的该临界电 压区隔。前述的方法，其中在该第一程序化记忆胞未程序化时，该程序化改变该第一电荷 捕捉记忆胞的至少一资料区域的一临界电压至多个阶级之一，其与该至少一资料区域的该 临界电压区隔。前述的方法，其中该多个阶级包含至少二个阶级。本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的 一种扩大电荷捕捉记忆胞的程序化区间的方法，包含提供具有多个电荷捕捉记忆胞的多 个横列的一阵列；指定该阵列中的一横列；指定该指定横列中的一第一电荷捕捉记忆胞， 该第一电荷捕捉记忆胞具有一第一资料区域与一第二资料区域；在该指定横列中指定一第 二电荷捕捉记忆胞，该第二电荷捕捉记忆胞具有一第一资料区域，其与该第一电荷捕捉记 忆胞的该第二资料区域分享一位线；依据该第一电荷捕捉记忆胞的该第一资料区域与该第 二资料区域，接受一第一程序化指令；依据该第二电荷捕捉记忆胞之该第一资料区域，接受 一第二程序化指令；当该第一程序化指令下令程序化该第一电荷捕捉记忆胞的该第二资料 区域时，程序化该第一电荷捕捉记忆胞的该第二资料区域；以及当该第一程序化指令下令 程序化该第一电荷捕捉记忆胞的该第二资料区域以及当该第二程序化指令没有下令程序 化该第二电荷捕捉记忆胞的该第一资料区域时，擦除该第二电荷捕捉记忆胞的该第一资料 区域。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的方法，还包含当该第一程序化指令下令程序化该第一电荷捕捉记忆胞的该第一资料区域时，程序化该第一电荷捕捉记忆胞的该第一资料区域；以及当该第一程序 化指令下令程序化该第一电荷捕捉记忆胞的该第一资料区域，以及当该第一程序化指令没 有下令程序化该第一电荷捕捉记忆胞的该第二资料区域时，擦除该第一电荷捕捉记忆胞的 该第二资料区域。前述的方法，其中该擦除包含选择性地擦除。前述的方法，其中该选择性地擦除包含当不影响另一电荷捕捉记忆胞的一资料区 域的的一实质程序化状态时，擦除位于该指定横列中的一电荷捕捉记忆胞的一资料区域， 该另一电荷捕捉记忆胞是与该一电荷捕捉记忆胞分享一位线。
前述的方法，其中该选择性地擦除该第二电荷捕捉记忆胞的该第一资料区域包 含指定一第一位线以供该第一电荷捕捉记忆胞的该第二资料区域与该第二电荷捕捉记忆 胞的该第一资料区域分享；指定一字线以供该第一电荷捕捉记忆胞与该第二电荷捕捉记 忆胞分享；指定一第二位线与该第一电荷捕捉记忆胞的该第一资料区域相关；指定一第三 位线与该第二电荷捕捉记忆胞的该第二资料区域相关；施加一第一电位至该第一位线；施 加一第二电位至该第二位线；施加一第三电位至该第三位线；以及施加一第四电位至该字 线；其中该第一电位与该第三电位的一差异足以将多个能带至能带热电子注入该第二电荷 捕捉记忆胞的该第一资料区域；以及该第一电位与该第二电位的一差异不足以将多个能带 至能带热电洞注入该第一电荷捕捉记忆胞的该第二资料区域。前述的方法，其中该第一电位、该第二电位、该第三电位与该第四电位均相对于 一基材电位；该第一电位的范围为3. 5V至5. 5V ；该第二电位的范围为OV至2V ；该第三电 位与该基材电位相同；以及该第四电位的范围为-3V至-10V。前述的方法，还包含指定一第三电荷捕捉记忆胞，其与该第一电荷捕捉记忆胞分 享一字线以及该第二位线；指定一第四电荷捕捉记忆胞，其与该第一电荷捕捉记忆胞分享 一位线，该第四电荷捕捉记忆胞具有一第五位线及与该第三电荷捕捉记忆胞分享一第四位 线；施加一第五电位至该第四位线；以及施加一第六电位至该第五位线，其中该第二电位 与该第五电位的一差异不足以将多个能带至能带热电洞注入该第三电荷捕捉记忆胞的一 资料区域；以及该第五电位与该第六电位的一差异不足以将该多个能带至能带热电洞注入 至该第四电荷捕捉记忆胞的一资料区域。本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的 一种由多个记忆胞的多个横列与多个纵行组成的非挥发记忆体阵列，其中各所述的记忆胞 包含一基材区域，包含多个源极区域与多个漏极区域，该多个漏极区域与多条位线连接， 该些位线是由该阵列的一纵行的多个记忆胞所分享；一电荷储存结构具有一第一资料区域 与一第二资料区域；以及一个或多个介电结构至少部分设置于该电荷储存结构与该基材区 域之间，同时至少部分位于该电荷储存结构与一栅极连接之间，该栅极连接连接至一字线， 该字线是由该阵列的一横列的多个记个忆胞所分享，其中该些记忆胞的一操作区间是由选 择性地擦除该第一资料区域而增加，以在该第二资料区域被程序化时保持被擦除状态。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的非挥发记忆体阵列，其中该第一资料区域与该第二资料区域放置在相同的 记忆胞。前述的非挥发记忆体阵列，其中该第一资料区域放置于一第一记忆胞中，而该第二资料区域放置于邻接该第一记忆胞的一第二记忆胞中，该第二记忆胞与该第一记忆胞分
享一字线与一位线。本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为达到上述目 的，本发明提供了一种程序化电荷捕捉记忆胞的虚拟接地阵列的二阶程序化方法。该阵列 之一的实施例多个电荷捕捉记忆胞的多个横列。该方法的一种实施方式为指定一第一电荷 捕捉记忆胞，其位于其具有第一资料区域与第二资料区域。该实施例更包含依据该第一电 荷捕捉记忆胞之该第一资料区域与该第二资料区域，接受一第一程序化指令。该方法亦包 含在当该第一程序化指令下令程序化该第一电荷捕捉记忆胞的该第一资料区域时，程序化 该第一电荷捕捉记忆胞的该第一资料区域；以及当该第一程序化指令下令程序化该第一电 荷捕捉记忆胞的该第一资料区域以及当该第一程序化指令没有下令程序化该第一电荷捕 捉记忆胞的该第二资料区域时，擦除该第一电荷捕捉记忆胞的该第二资料区域。该方法的另一种实施方式包含指定阵列横列中的一第二电荷捕捉记忆胞，该第二 电荷捕捉记忆胞具有一第一资料区域，其中该第二电荷捕捉记忆胞的第一资料区域与该第 一电荷捕捉记忆胞的第二资料区域共享位线。该实施例包含当该第一程序化指令下令程序 化该第一电荷捕捉记忆胞之该第二资料区域时，程序化位于该第一电荷捕捉记忆胞的该第 二资料区域。该实施例更包含当 该第一程序化指令下令程序化在该第一电荷捕捉记忆胞的 该第二资料区域时及当该第二程序化指令没有下令程序化该第二电荷捕捉记忆胞的该第 一资料区域时，擦除该第二电荷捕捉记忆胞的该第一资料区域。此处所述的装置与方法均为文句流畅以及功能解释之用，应理解为除非明示依据 35U. S. C 112的规定，否则权利要求范围不应被解释而限制为「装置」或「步骤」，而应依据 其完整的异议，以及依据均等论而解释的均等范围而定，而依据35U. S. C 112而为解释的 权利要求范围则应适用35U. S. C 112的均等范围。此处所描述的任何特征或者特征组合均位于本发明的范畴之内，除了排除此种组 合与说明书中的文字、实施例及与熟知此技艺人士的知识不一致的特征之外。为摘要说明 本发明，某些目的、优点、以及新特征未揭露于此。当然，应理解为避风所有的目的、优点、或 特征均应被包含于本发明的特定实施例中。以下实施方式与申请专利范围将说明本发明的 额外优点与目的。本发明具有如下优点本发明是有关于一种在虚拟接地(ground)电荷捕捉记忆 体EEPROM阵列中，扩大其电荷捕捉记忆胞之的程式程序化区间的方法。该方法可实质上消 除第二位元效应，同时将干扰程式程序化至相邻的电荷储存记忆胞中。本发明在技术上有 显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段， 而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够 更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。


图IA绘示先前技术的一种程序化电荷捕捉记忆胞的资料区域的方法的示意图。图IB为图IA的电荷捕捉记忆胞的简要图式。图2为先前技术中程序化电荷捕捉记忆胞的资料区域的流程图。
图3为利用沟道热电子注入程序化电荷捕捉记忆胞的区域的剖面示意图。图4为程序化电荷捕捉记忆胞的资料区域的方法的一种实施例的流程图。图5为擦除电荷捕捉记忆胞的资料区域之方法的一种实施例的流程图。图6为剖面图，说明利用能带至能带热电洞注入来擦除电荷捕捉记忆胞的效应。图7为剖面图，描述伴随电荷捕捉记忆胞的资料区域程序化而来的第二位元效 应。图8为示意图，表达电荷捕捉记忆胞的长方形阵列。图9为图表，显示量化的第二位元效应。图IOA为剖面图，绘示伴随程序化电荷捕捉记忆胞的资料区域而生的程序化干 扰。图IOB为剖面图，绘示图IOA的部分的细节，并说明程序化干扰的机制。图11为一对相邻电荷捕捉记忆胞的实施例的剖面图，其中各记忆胞包含两个资 料区域。图12为图表，说明在相邻电荷捕捉记忆胞的多个资料位元之间，第二位元效应与 程序化干扰效应的情况。图13剖面图，绘示先前技术中的擦除操作，其可影响分享同一位线的多个电荷捕 捉记忆胞的多个资料区域。图14为一选择擦除操作的流程图。图15为一剖面图，绘示电荷捕捉记忆胞的资料区域的选择擦除。图16为图表，说明利用选择擦除来减低在程序化电荷捕捉记忆胞的右位元时，在 电荷捕捉记忆胞的左位元上所产生的第二位元效应。图17A与图17B绘示图16的二阶程序化流程的另一实施例。图18绘示一种程序化一横列的电荷捕捉记忆胞的的方法的一种实施例。图19A与图19B绘示电荷捕捉记忆胞的多阶操作。10、407、408、409、410、411、500、505 电荷捕捉记忆胞15、415 基材16,416 基材终端20、420:源极21 源极终端25,425 漏极26、426 漏极终端30 第一绝缘层35 电荷捕捉层40 第二绝缘层45 栅极46 栅极终端65、66、67、68 被捕捉电子堆积71 捕捉电洞集合400:阵列
421、422、423、426、428 位线424 位线集合440、445、446 字线446 字线终端450、735:曲线452、455、456 电子或电洞453:电子电洞对460:字元选择电路系统470:位元选择电路系统510:位元 A515:位元 B520 位元 C525 位元 D800、805、806 =Vt 阶级801 =Vt 分布811 程序化区间
具体实施例方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合 附图及较佳实施例，对依据本发明提出的扩大记忆胞操作区间的方法及应用其的非挥发记 忆体阵列其具体实施方式
、结构、方法、步骤、特征及其功效，详细说明如后。以下依据本发明的较佳实施例以及图式说明本发明。在可能的范围内，相同或类 似的元件均在图式或说明书中采用相同的元件符号。由于图式均经简化，因此并非精确的 尺寸。以下说明所列的方向词，诸如顶部、底部、左、右、上、下、高于、低于、位于下方、后方、 前方均仅供方便说明之用，其应同时参照相对应的图式。这些方向词无论如何均不应被视 为本发明的任何限制。虽以下所揭露的内容论及某些实施例，但这些实施例仅为说明的范例，并未限制 本发明的范畴。采用这些范例实施例的目的，是在包含其所有的变化、调整、以及相等的实 施例。这些实施例的变化均会落入本发明的精神与范畴，即如权利要求范围所定义者。同 时应理解此处所说明的方法步骤与结构并非程序化电荷捕捉记忆胞的方法的完整说明。本 发明可能结合多种先前技术中的方法以共同操作，而本说明书仅揭露为理解本发明所必须 的先前技术方法步骤。本发明在半导体记忆装置以及其操作方法的领域具有产业利用性。 然而，为说明所需，以下的说明是关于程序化电荷捕捉记忆胞的阵列的方法。图IA绘示传统电荷捕捉记忆胞10的剖面示意图，其设置于半导体基材15之上， 该基材是由淡掺杂的P型硅形成一 P型井，其包含具有浓掺杂的N型材料的源极20与漏极 25区域形成于该基材中。沟道可能形成于源极20与漏极25区域之间的基材之中。第一绝 缘层30位于该沟道之上，同时一电荷捕捉层35，其又称为电荷捕捉结构，位于该第一绝缘 层30之上。电荷捕捉层35是由氮硅化物所组成。第二绝缘层40位于电荷捕捉结构35之上，而导电栅极45则为于该第二绝缘层40之上。第一与第二绝缘层30及40是由二氧化 硅所形成，栅极45则由多晶硅所组成。第一绝缘层30具有约40埃的厚度，电荷捕捉层35 具有约70埃的厚度，而第二绝缘层40的厚度则约为90埃。多个终端可允许外界电压施加于漏极25、源极20、栅极45以及基材15之上。此 及，漏极终端26连结至漏极25，源极终端21连接至源极20，栅极终端46连接至栅极45，而 基材终端16连接至基材15。图IB为图IA的电荷捕捉记忆胞10的简要图式，其中源极终端21、漏极终端26、 栅极终端46及基材终端16均对应于图IA的各个终端，绘示于此简要图式中。未程序化的电荷捕捉记忆胞，例如图IA所绘示的装置，可施加正向电压(例如约 为4. 5V)，其施加是由漏极终端26至源极终端21，该源极终端21与基材终端16相互连接。 在偏压条件下，施加相对于源极终端21为正向的电压于栅极终端16，通常可造成电流(即 漏极电流)，该电流可藉由连接至漏极终端26的外部电路所测量。换言之，当电压施加于栅 极终端46与源极终端21之间(即栅极至源极的电压)，而其数值超越临界电位Vt时，即可 观察到可测量的漏极电流。Vt的典型数值为接近2伏特，而可测量的漏极电流范围，举例而 言，约在1μ A至15 μ A之间，而此时栅极至源极的电压高于临界电压Vt。
程序化电荷捕捉记忆胞可利用改变电荷捕捉记忆胞的临界电位Vt。一种改变电荷 捕捉记忆胞的Vt的方法即是注入具有第一极性的电荷进入电荷捕捉层35的一部分。依据 一种实施例，注入的电荷为负电荷。注入的电荷数量可依据所欲变更Vt的记忆胞数量而定。 举例而言，可以注入一定数量的电荷，其足以提升电荷捕捉记忆胞的临界电压的一个程度， 譬如为4V，则在此例中电荷捕捉记忆胞可视为被程序化。一种公知程序化电荷捕捉记忆胞的方法绘示于图2。继续参考图1A，则图2所述 的方法可称为沟道热电子(CHE)程序化，其开始于步骤100、并接着进行步骤105以施加OV 至源极终端21(所有施加的电压均与基材终端16的电压相较，举例而言，其可接地。)。程 序化漏极电压(例如约4. 5V)可于步骤110中施加于漏极终端26，而相对小的程序化栅极 电压(例如约5V)可在步骤115中施加于栅极终端，并于步骤120中结束。前述方法所采 用的电压可能建立一电场(通常为由右至左，但亦具有垂直分量)于沟道中(未显示于图 1A)，该沟道形成于基材15之上的源极20于漏极25之间。在特定的偏压条件下，源自源极 20的电子可能受到电场的影响，往漏极25的方向加速。部分被加速的电子可能具有足够的 动能以达到电荷捕捉层35，并被其所捕捉。此种被捕捉电子的聚集65显示于图1A。应注 意被捕捉电子的聚集分布相对宽广(另一种被捕捉电子66聚集的方式可见于图3)。电荷捕捉记忆胞可能为至少两种程序化状态之一程序化与未程序化对应至储存 资讯的一位元。称为正向读取与反向读取的方法，已知可应用于电荷捕捉记忆胞中，利用探 测的方法以决定电荷捕捉记忆胞的程序化状态。通常而言，施加于记忆胞终端的电位与造 成电流的数值与电流临界比较。依据电流与电流临界的相对值，即可决定电捕捉记忆胞的 程序化状态。将图IA中的源极20与漏极25的角色对换，另一种被捕捉电子67的聚集可能被 注入电荷捕捉层35。利用此种方法，电荷捕捉记忆胞10可能用于储存两个资料数值，一者 在第一资料区域(即被捕捉电子65)，而另一者则在第二资料区域(被捕捉电子67)。此即 表示，在单一电荷捕捉记忆胞可以储存两个位元的资讯的前提下，各资料区域可能分别为程序化或未程序化。然而，如图所示，两个被捕捉电荷聚集65与67可能重叠，也因此会限 制决定电荷捕捉记忆胞10之中左侧资料区域与右侧资料区域的程序化状态的能力。一种解决图IA中所述第一资料区域与第二资料区域(例如分别为左资料区域与 右资料区域)的方法，即应用如图4所述的调整过的CHE程序化方法。该所述的方法，其可 适用于图3所述的实施例，其包含开始的步骤200，以及如先前所述者，在步骤205中施加 OV至源极终端21。程序化漏极电压(例如约4. 5V)亦在步骤210中施加于漏极终端26。 在步骤215中，相对大的程序化栅极电压(例如约9V)施加于栅极终端46。相对较大的程 序化栅极电压可能用以强化如图IA所绘示的电场的垂直分量。因此，可能在电荷捕捉记忆 胞10中靠近源极25的部分产生较高浓度的电子。这些电子可能在目前较大的电场垂直分 量的影响下，加速朝向栅极45，因此造成分布相对狭窄的被捕捉电子聚集66，其位于电荷 捕捉层35的右侧资料区域。当图3中所绘示的源极与漏极角色对调时，即应用图4中的方 法，另一个分布相对狭窄的被捕捉电荷聚集68可能注入电荷捕捉层35的左侧。左侧资料 区域与右侧资料区域的电子分布可能实质上未有重叠，因此可利用先前技术，增强决定左 侧资料区域与右侧资料区域程序化状态的能力。如前所述，电荷捕捉记忆胞的资料区域可被认定处于至少两种状态之一。在二位 元的情况下，资料区域可能为程序化或未程序化。未程序化的资料区域可能同时称为「擦 除」。一种擦除电荷捕捉记忆胞的资料区域的方法，即在该资料区域内注入一具有第二极性 的电荷，其可能与第一极性相反。一种特殊的方法绘示于图5，其可称为「能带至能带热电 洞」(BBHH)法。同时参考图6，该方法开始于步骤300，并继续在步骤310中施加OV的电压 至源极终端21。在另一实施例中，源极终端21可能为浮动。擦除漏极电压(例如约4.5V) 可能在步骤310中施加于漏极终端26，同时擦除栅极电压(例如约-7V)可能在步骤315中 施加于栅极终端46。该方法终结于步骤320。上述特定的偏压条件有效地提供位于P型基 材15与N型漏极25之间的P-N结一个反面偏压。产生于空乏区域中的电洞电子对，使得电 子均被扫到源极，而电洞均被扫至P型基材15，此种现象都是因为伴随着空乏区域产生的 电场所造成。前述偏压条件，更进一步在沟道中建立具有垂直分量与侧向分量的电场，而该 沟道可形成于基材15上的漏极25与源极20之间。电场的侧向分量可使电洞加速通往源 极20。这些电子中的一部分可能包含足够的动能，使得其与基材15的原子撞击时产生其他 电洞，这些电洞亦可称为热电洞，其在垂直方向上具有相对较大的动能与速度。这些热电洞 可能更进一步被电场的垂直分量加速，该垂直分量可能被施加于栅极45的负电压所增强。 热电洞可能因此到达电荷捕捉层35，而被捕捉于电荷捕捉记忆胞10的右资料区域。图6绘 示被捕捉的电洞71的集合。举例而言，若右资料区域先前已经被程序化如图3所绘示，则前述擦除操作所制 造的电洞可能重新与电荷捕捉层35中的电子结合，有效地中和该右资料区域中的电荷，亦 即有效地将右资料区域改为擦除(或未程序化)的状态。应理解在电荷捕捉记忆胞10中， 当源极20与漏极25的角色互换时，类似的叙述同样适用于左资料区域。图7为剖面示意图，显示第二位元效应可能产生于电荷捕捉记忆胞的资料区域 (其可能如下述，称为资料位元)程序化时。该图显示三个电荷捕捉记忆胞409、410、411 代表横列电荷捕捉记忆胞的部分，其可能如图7所绘示向两个方向延伸。纵行方向的电荷 捕捉记忆胞亦可能延伸进入图7的平面，但并未显示于该图式中。图7的实施例包含一栅极，其连接至所有横列的电荷捕捉记忆胞；该栅极可称为字线445。字线445可能具有终端 446，其可施加一程序化/擦除栅极电压。在垂直于字线445、源极420与漏极425的区域， 其可能沿着垂直于图式平面的方向延伸。依据偏压条件，电荷捕捉记忆胞410的源极420 区域可能被认为电荷捕捉记忆胞409的源极或漏极。类似地，电荷捕捉记忆胞410的漏极 区域425可能被认为电荷捕捉记忆胞411的源极或漏极。多个终端可能连接至这些源极/ 漏极区域，以形成位线，其可有效地分享相邻的电荷捕捉记忆胞。举例而言，电荷捕捉记忆 胞409与410分享位线421 ；电荷捕捉记忆胞410与411分享位线426。所有的位线均更进 一步被成对的电荷捕捉记忆胞(未显示)所分享，该些记忆胞成横列排列，并与图7中所示 的横列平行。图8绘示电荷捕捉记忆胞的阵列400的示意图，其包含三个电荷捕捉记忆胞409、 410与411，即如图7所绘示者。阵列400，其亦称为虚拟接地NOR型阵列，可能形成于基材 上，其具有一基材终端416。在阵列400中的多个电荷捕捉记忆胞的源极与漏极示为源极 /漏极(S/D)区域。位线421连接至纵行排列的电荷捕捉记忆胞的源极/漏极区域，其包 含电荷捕捉记忆胞409与410。类似地，位线426连接至纵行排列的源极/漏极区域，其包 含电荷捕捉记忆胞410与411，而位线428连接至纵行排列的源极/漏极区域，其包含电荷 捕捉记忆胞411以及设置于电荷捕捉记忆胞411右侧的另一电荷捕捉记忆胞(未绘示于本 图)。图8所绘示的阵列400包含位线的集合424 (包括位线421、426与428)，其设置如 上述，以及更包含多个独立字线的集合440 (包含字线446)。字元选择电路系统460可能组 态为可施加程序化/擦除电压至阵列400的任一横列的字线440，而位元选择电路系统470 可组态为可施加程序化/擦除电压至阵列400的纵行的源极/漏极。藉此，即可采用多种 程序化/擦除方法(举例而言，包含图2、图4与图5所绘示的方法)。回到图7，图4的CHE方法可用于程序化右资料区域，举例而言，电荷捕捉记忆胞 410可能设置于另外两个电荷捕捉记忆胞409与411之间。当电子455注入进入该右资料 区域时，位于电荷捕捉记忆胞410中部分基材415的表面电位，可能因为电子455而提升。 正向读取时，该表面电位的提升可能造成为电荷捕捉记忆胞410的左资料区域的Vt提升。 这个显著的提升可能称为第二位元效应。虽然与施加于终端446(图7)的相对较高的Vg值比较，第二位元效应仍较微小， 然该第二位元效应在记忆胞具有相对较小的长度时，极可能变得显著。提高电荷捕捉记忆 胞410的右资料区域的Vt，由于二位元效应，将降低Vt与未程序化资料区域的差异，以及一 程序化资料区域的Vt的差别。这样的差异降低显示了程序化区间中所不欲见到的降低，该 程序化区间在此称为操作区间，其与电荷捕捉记忆胞410的运作相关。应注意，以正向读取 的方法探测电荷捕捉记忆胞时，该提升的表面电位无法被消弭。图6与图7的代表图仅描述电子455的分布的近似形状。通常而言，栅极45(图 6)颇为狭小，而第二位元效应可能由注入的电荷，即电子455的宽度与高度所决定。采用相 对较大的Vg值，程序化倾向于产生一较高，但较狭窄的电子455分布型态时，当元件尺寸下 降时，第二位元效应可能变得更加明显，同时此处所述的方法可更可能实质上消灭在此种 状况下产生的第二位元效应。图9的图表显示实验数据，同时更精确地依据电荷捕捉记忆胞的一种特定实施例，量化第二位元效应。图表中的曲线450显示程序化电荷捕捉记忆胞右资料区域(在某 些实施例中亦可能称为右位元)至约3V或更高的起始值(即，当右位元的AVt约为3V)。 曲线450显示在电荷捕捉记忆胞的左资料区域(即左位元)的Vt观察到一个约0. 6V的电 荷。以另一种方法而言，程序化与未程序化的资料位元的差别是由约3-0 = 3V降低至约 3-0. 6V = 2. 4V。亦即，记忆胞的程序化区间由约3V降低至约2. 4V。当继续程序化右资料 位元至较高Vt值时，例如AVt为5乂，图9的图表显示如此会增加左位元的八\至约1.6乂。 可观察到AVt仍然较高的右位元对应至左位元中1 1的AVt改变(参考图9中斜率为 1的区域455)，操作区间无法提升。因此希望采用其他提高程序化区间的方法。另一寄生效应，亦称为程序化干扰，可能会在应用如图4所绘示的CHE方法时产 生，以下利用图IOA与图IOB说明。举例而言，程序化干扰可能在CHE程序化电荷捕捉记忆 胞410时产生。电子电洞会产生于基材415的表面，其中该些电洞可能造成在基材415中 的第二次离子化(secondaryionization)。此种产生电子电洞对的第二次离子化，可能产 生某些第二次热电子，其具有足够的动能，可抵达电荷捕捉记忆胞411的电荷捕捉层435， 并为其所捕捉。这些被捕捉的电子即如图IOA中的456所示。同样地，若电荷捕捉记忆胞 411的左资料区域不会被程序化，则该被捕捉的电子456即可有效地提高电荷捕捉记忆胞 411的左资料区域的Vt，并由此在操作电荷捕捉记忆胞411时，造成不欲见的程序化区间缩 小。图IOB为一剖面示意图，其绘示图IOA的区域451。在CHE程序化时，可能会因为基材 415表面的冲击离子化而产生电洞452。依据所施加的偏压条件，电洞倾向于往基材415之 内移动。某些电洞可能在基材415的次表面(subsurface)造成第二次冲击离子化，也因此 产生额外的电子电洞对45 3，其中包含第二次热电子。这些第二次热电子454的一部分可能 到达相邻的记忆胞，并造成程序化干扰。图11为一对记忆胞500与505的实施例的剖面示意图，其可与个别的电荷捕捉记 忆胞410与411(图10A)比较。为求简化，许多记忆胞的结构均已删节，但标明四个资料区 域分别为字元A510、字元B515、字元C520与字元D525。由上述关于图7与图9的讨论，即 可了解程序化位元B515可能提高位元A510的Vt (第二位元效应)。此外，由上述关于图 IOA的讨论，即可知道程序化位元B515可能提高位元C520的Vt (程序化干扰)。图12为实验数据的图表，其说明第二位元与程序化干扰效应在电荷捕捉记忆胞 的相邻资料位元的现象；例如电荷捕捉记忆胞500与505 (图11)的位元A510、位元B515、 位元C520与位元D525在一特定实施例中为电荷捕捉记忆胞的集合。该图表显示在未程序 化的位元中的Vt变化(例如位元A510与位元C520)其Vt变化来自于另一位元程序化(位 元B515)过程中所引发的寄生效应。在位元B515程序化至稍微高于3V时，位元A510的Vt 改变会多于0.75V，此是第二位元效应所造成。位元C520的Vt，是与位元B515分享位线， 其于同样的条件下改变超过0. 5V，而程序化干扰的范例即由第二曲线735所说明。一种减少第二位元效应与程序化干扰效应的方法，即在受到寄生效应影响的资料 区域中进行擦除操作，而使得该受到影响的资料区域保持为未程序化。举例而言，图5中所 述的BBHH擦除方法可施加于电荷捕捉记忆胞410(请参图7)的左资料区域，藉以中和第二 位元效应。类似地，参考图10A，BBHH擦除方法亦可施加于电荷捕捉记忆胞411的左资料区 域，藉以中和因寄生效应(程序化干扰)而加入至电荷捕捉记忆胞411的左资料区域的电 子 456。
然而，BBHH擦除本身亦会引发在操作电荷捕捉记忆胞的过程中所不欲见到的寄生 效应。图13即绘示一种如图5所示的BBHH方法，其是应用于将电洞456注入电荷捕捉记 忆胞411的左资料区域。由于近于平衡的偏压条件，将电洞456注入电荷捕捉记忆胞411 的左资料区域亦可能将电洞455注入电荷捕捉记忆胞410的右电荷区域。若电荷捕捉记忆 胞410的右电荷区域即将被程序化，则将电洞455注入电荷捕捉记忆胞410的右资料区域 可能会造成电荷捕捉记忆胞410的右资料区域的Vt变化，并因此造成电荷捕捉记忆胞410 的相关程序化区间缩小，此乃操作时所不欲见。
如图13所绘示，此种我们不欲见到的BBHH擦除效应可利用调整BBHH擦除为选 择擦除的方式来缓和，其实施方式说明于图14与图15。利用此方法，可施加选择性的擦除 至选定电荷捕捉记忆胞的411左资料区域，其开始于步骤600。该方法继续在步骤605施 加OV电压至选定记忆胞的源极(例如位线428)，其中该电荷捕捉记忆胞(例如电荷捕捉 记忆胞411)的基材(例如基材415)的基材位能作为电压参考值。擦除漏极电压(例如约 4.5V)施加于选定的电荷捕捉记忆胞411的漏极(例如位线426)。在步骤615中，增加的 擦除源极电压(例如约2.5V)施加于邻接电荷捕捉记忆胞(例如电荷捕捉记忆胞410)的 源极(即位线421)，其漏极(即位线426)是与选定的电荷捕捉记忆胞411所共享。在步骤 620中，一擦除栅极电压(例如约-7V)施加于选定记忆胞的栅极(例如具有终端446的字 线445)，而该方法终止于步骤625。图15所说明的偏压条件可能足以造成热电洞456注入 选定电荷捕捉记忆胞411的左资料区域。施加该增加的擦除源极电压至该接电荷捕捉记忆 胞410的源极(即位线421)，即可能产生降低电场的效应，该电场是建立于相邻电荷捕捉记 忆胞410的源极420与漏极425之间的沟道中。因此，利用传统BBHH擦除方法所产生的其 他「热」电洞的动能可能降低，而由此造成实质上无电洞注入邻接电荷捕捉记忆胞(在本实 施例中为电荷捕捉记忆胞410)的右资料区域。总归而言，选择擦除提供一种擦除单一左资 料区域或右资料区域的方法，其不会实质影响邻接电荷捕捉记忆胞的程序化状态。换言之， 选择擦除可提供一种擦除特定阵列横列中的电荷捕捉记忆胞的资料区域的方法，而不会影 响同一横列中其他相邻电荷捕捉记忆胞的程序化状态，而该二电荷捕捉记忆胞的资料区域 分享同一位线。更概括而论，偏压电压可施加于额外的相邻位线(即位于位线421左侧的位线，但 未显示于图15中)以进一步减低额外不欲见的电子注入相邻电荷捕捉记忆胞的可能性。相 邻位线电压的差距可能在OV至2V之间。在特定实施例中，图8的阵列400中，除了电荷捕 捉记忆胞409、410与411之外，亦可同时考虑参考电荷捕捉记忆胞407与408。电荷捕捉记 忆胞407与电荷捕捉记忆胞409分享位线422 ；电荷捕捉记忆胞407与电荷捕捉记忆胞408 分享位线423。除了前述偏压电压外，亦可在执行电荷捕捉记忆胞410左资料区域的选择擦 除时，施加偏压电压至位线422与423。选择这些偏压电压，举例而言，即可能使位线422与 423及位线422与421之间的电位差为在OV至2V之间的范围内，藉此确保电洞不会注入 至电荷捕捉记忆胞410、409、408与407的资料区域中。依据另一实施例，为了执行电荷捕 捉记忆胞411的左资料区域的选择擦除，擦除栅极电压可施加于字线446，其范围在约-3V 至-IOV之间，较佳实施例则约在-3V至-7V之间(较低的范围可预防Fowler-Nordheim隧 穿的发生，其可能影响擦除运作)。此外，可施加OV于位线428，同时可施加在3. 5V至5. 5V 之间的电压至位线426(施加至位线428的电压的上限可由元件的崩溃电压决定。在依实施例中，较佳的范围为4. 5V至5V)。范围小于位线428上的电压而位于大约OV至2V的电压 可施加于位线421，例如约为0. 5V。位线422与423的电压可能个别约为4. 5V与4. 0V，而 位于位线423左侧的多个额外位线电压则可能依序调降0. 5V，故接下来两条位线的电压可 为3. 5V与3. 0V。此即表示，由位线421逐渐远离的位线电压逐条降低，如此可防免BBHH注 入非选择擦除的电荷捕捉记忆胞的资料区域。将电压下降制约3. OV通常即足以避免BBHH 注入任何非选定的记忆胞。
图16的图表说明在程序化电荷捕捉记忆胞的右位元(例如图11中的位元B)时， 发生于同一电荷捕捉记忆胞的左位元(例如图11中的位元A)的第二位元效应可利用如图 14以及相关叙述所描述的选择擦除操作来减轻。该图表描绘当电荷捕捉记忆胞的第二位 元(例如左位元)未程序化时，以二阶步骤程序化电荷捕捉记忆胞的第一位元(例如右 位元)的影响。第一阶段为图示的700，其中右位元程序化至约为3. 3V的阶级。如其所示， 左位元的Vt在程序化右位元的过程中增加(非所欲见)约0.6V。在第二阶段中，如图表中 的705，选择擦除执行于左位元，其操作实质上消灭了在左位元中的第二位元效应，同时将 右位元的Vt降低至约3. 0V。事实上，将前述二阶段程序化流程反转亦可有相当的优点，一如图16的所示。换 言之，擦除运作(其可为选择擦除，亦可为非选择擦除)可在第一阶段中执行，即如图示的 710，而右位元可接着在标示为715的地二阶段程序化至约3. 3V的阶级，并同样地消除第二 位元效应。图17A与图17B绘示图16的二阶程序化流程的另一种说明方式。图17A显示两 种Vt分布未程序化的Vt分布800以及程序化的Vt分布805，举例而言，其中未程序化的 Vt阶级是选定为约0V，而程序化的Vt阶级是选定为约3. 3V。程序化后，未程序化位元的Vt 阶级可能移动约0.75V的阶级，其在图17A中以寄生Vt分布801表示。记忆胞的程序化区 间即可能因此由约3. 3-0V或3. 3V(如图17中的810所示)，降低至3. 3-0. 75或2. 55V(如 图中820所示)。如此处所述的选择擦除可能具有如图17B所示的效应，其中寄生Vt分布801实质 上被消除，因此储存该未程序化的Vt阶级800至实质上为0的位置，并稍微将程序化Vt阶 级805降低约3V至程序化Vt阶级806。如此形成的程序化区间811即由约2. 55V增进至 约3-0或3V。当握有CHE程序化以及选择BBHH擦除的工具在手时，如图4、图14与前述说明所 示，一种程序化整个电荷储存记忆胞阵列的方法即属可行。虽然对于熟悉本技术领域的人 而言，某些方法可能得轻易完成，但一种特定的实施方式揭露于图18的流程图。该实施例 可应用于一横列上，举例而言，如图8所示的虚拟接地NOR型阵列。该实施方式在收集到阵 列中各横列的程序化指令后，开始于步骤900，同时阵列中的一横列被选择。在一实施例中， 一横列的电荷捕捉记忆胞分享的字线446(如图8)可被选择。在此未详细说明的程序化指 令，可指明是否在各横列中的各个位元均须被程序化。同样地，横列选择的方法在此并未说 明，而该选择可利用先前技艺中所为人熟知的方式进行。该步骤接着包含在步骤905中将 记忆胞指标CI启动至1。如此CI可能指向阵列中一选定横列的一指定记忆胞(identified cell)(开始时为最左边的记忆胞)。在步骤910中，需选择程序化指令是否表明该指定记 忆胞(例如图8中的电荷捕捉记忆胞409)应被程序化。若该左位元不应被程序化，则接下来在步骤915中的方法决定是否指定记忆胞的右位元应被程序化。若该指定记忆胞的右位 元未被程序化，则该方法即会继续进入到如后述的步骤960。若在步骤915中，程序化指令表明该指定记忆胞的右位元应被程序化，则会在步 骤940进行一测试，以知悉是否已经连结(reached)指定横列中的最后一个记忆胞。若是， 则该步骤继续进行于后述的步骤955。若未能连结(reach)最后一个记忆胞，则会进行步 骤945中的测试，以知悉右方连接(right adjacent)至该指定记忆胞(例如，图8中的电 荷捕捉记忆胞410)的记忆胞的左位元是否应被程序化。若在右方连接记忆胞的左位元不 会被程序化，则该右方记忆胞的左位元即在步骤950中利用前述擦除与选择擦除方法之一 进行擦除，而该方法继续于步骤955。若在步骤945中，该右方记忆胞的左位元会被程序化， 则该方法在步骤955中以程序化指定记忆胞的右位元继续。如此，该方法即在步骤960中 继续。若在步骤910中，程序化指令表明指定记忆胞的左位元应被程序化，则该方法继 续于920决定该指定记忆胞的右位元是否应被程序化。若该指定记忆胞的右位元不应被程 序化，则该指定记忆胞的右位元即会在步骤930中，举例而言利用前述方法与图5所述的内 容进行擦除。另一实施例中，擦除步骤930可能为前述参照图14所说明的选择擦除步骤 930。该指定记忆胞的左位元可能 在步骤935中被程序化，举例而言是利用图4以及相关说 明所揭露的方法，之后则继续进入后述的步骤960。若在步骤920中，程序化指令指明该指定记忆胞的右位元应被程序化，则该指定 记忆胞的左位元会在步骤925被程序化，而该方法即会回到上述的步骤940。在步骤960中，记忆胞指标CI提高，而步骤965则会进行测试，以知悉是否横列中 的最后一个记忆胞是否已连结(reached)。若尚未连结至最后一个记忆胞，则该方法会回到 前述的步骤910。若该最后记忆胞已经连接，则该方法会终结于步骤970。以上参照图18叙述其实施方式，无论程序化前即有或未有第二位元效应和/或程 序化干扰者均可适用。在这些状况下，选择擦除亦可在程序化前与程序化后进行。在其他 情况下，可进行选择擦除，以完成特定的程序化区间。举例而言，参照图11，当位元A510将 被擦除而位元B515将被程序化时，位元B515可能先被程序化，然后即可测量位元A510的 Vto依据测量到的位元A510的Vt偏移，可知是否需要选择擦除。举例而言，当特定2. 5V的 操作区间，程序化位元B515至3V的阶级可能引发位元A510有IV的Vt偏移，如此即须要 位元A510的选择擦除，以将程序化区间由2V增加到至少2. 5V。依据另一实施例，将位元B515程序化至3V的阶级可能造成位元C520有0. 6V的程 序化干扰，同时若将位元D525以Δ Vt为3乂进行程序化，考虑B515程序化过程中造成的程 序化干扰则505的操作区间会为3-0. 6 = 2. 4V ；此外，程序化位元D至3V的Δ Vt的同时对 位元C造成第二位元效应将会使操作区间更加恶化，得位元C的AVt总位移共约1.6V(二 位元效应加上程序化干扰)，将操作区间降低至约1.4V。此种操作区间的缩小可以利用在 位元C520上执行选择擦除来修正。在另一实施例中，程序化位元D525至3V可能造成位元 C520的Δ Vt位移0. 4V，使得操作区间成为3. 0-0. 4 = 2. 6V，其大于2. 5V，所以位元C520的 选择擦除即非必须。读者应理解上述元件符号仅供说明参考之用，并非用以限制本发明的 范畴。在另一实施例中，各电荷捕捉记忆胞中的各左资料区域与右资料区域可储存两个以上的资料数值。举例而言，各左资料区域与各右资料区域均可被程序化至四种可区别的 Vt阶级之一，使得可在各资料区域中储存两个位元，或者在一个电荷捕捉记忆胞的两个资 料区域中具有四个位元。此处所揭露的方法可利用增进探知该三个可区别的阶级的程序化 或未程序化资料区域状态，来扩大与该多阶级运作相关程序化区间。图19A与图19B绘示 目前的方法如何增进电荷捕捉记忆胞的多阶操作。图19A说明四个Vt阶级825、830、835、 840，这些阶级可能与电荷捕捉记忆胞的一资料区域对应，并个别对应至四个程序化状态1、 2、3、4。程序化资料区域的最大的Vt阶级840可能带来不欲见到的副作用，即增加程序化阶 级至程序化状态1，而该不欲见到的Vt阶级即图中的826区域。利用本发明所揭露的方法， 程序化状态为1的程序化阶级825即可实质上回复至其所须的数值，如图19B所示。当程序 化状态4的程序化阶级840受到最小影响时，可能会移向缩小的程序化阶级841 (图19B)。由前述，熟知本技术领域的人即会了解本发明的方法可促进只读记忆装置的程序 化，尤其是在集成电路中具有两个资料区域的只读记忆装置。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽 然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人 员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更 动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的 技术实质对以上实施例所作 的任何简单修改、等同变化与修饰，均仍属于本发明技术方案 的范围内。
权利要求
一种扩大电荷捕捉记忆胞的程序化区间的方法，其特征在于包含提供具有多个电荷捕捉记忆胞的一阵列，该阵列包含多个电荷捕捉记忆胞横列；指定该阵列中的一横列；指定该指定横列中的一第一电荷捕捉记忆胞，该第一电荷捕捉记忆胞具有一第一资料区域与一第二资料区域；依据该第一电荷捕捉记忆胞的该第一资料区域与该第二资料区域，接受一第一程序化指令；当该第一程序化指令下令程序化该第一电荷捕捉记忆胞的该第一资料区域时，程序化该第一电荷捕捉记忆胞的该第一资料区域；以及当该第一程序化指令下令程序化该第一电荷捕捉记忆胞的该第一资料区域以及当该第一程序化指令没有下令程序化该第一电荷捕捉记忆胞的该第二资料区域时，擦除该第一电荷捕捉记忆胞的该第二资料区域。
2.根据权利要求1所述的方法，其特征在于其中该程序化该第一资料区域的步骤包含 将具有一第一极性的一电荷注入该第一资料区域。
3.根据权利要求2所述的方法，其特征在于其中该注入具有该第一极性的该电荷包含 注入多个沟道热电子。
4.根据权利要求2所述的方法，其特征在于其中该第二资料区域的该擦除包含注入具 有一第二极性的一电荷进入该第二资料区域。
5.根据权利要求4所述的方法，其特征在于其中该注入具有该第二极性该电荷包含注 入多个能带至能带热电洞。
6.根据权利要求1所述的方法，其特征在于其中该擦除在该第一电荷捕捉记忆胞的该 第二资料区域是在该程序化该第一电荷捕捉记忆胞的该第一资料区域之前进行。
7.根据权利要求1所述的方法，其特征在于其中该擦除在该第一电荷捕捉记忆胞的该 第二资料区域是在该程序化该第一电荷捕捉记忆胞的该第一资料区域之后进行。
8.根据权利要求1所述的方法，其特征在于还包含依据位于该阵列的该指定横列的一第二电荷捕捉记忆胞，接受一第二程序化指令，该 第二电荷捕捉记忆胞具有第一资料区域与第二资料区域，其中该第二电荷捕捉记忆胞的该 第一资料区域与该第一电荷捕捉记忆胞的该第二资料区域分享一位线；当该第一程序化指令下令程序化该第一电荷捕捉记忆胞的该第二资料区域时，程序化 位于该第一电荷捕捉记忆胞的该第二资料区域；以及当该第一程序化指令下令程序化在该第一电荷捕捉记忆胞的该第二资料区域时及当 该第二程序化指令没有下令程序化该第二电荷捕捉记忆胞的该第一资料区域时，擦除该第 二电荷捕捉记忆胞的该第一资料区域。
9.根据权利要求8所述的方法，其特征在于其中该第二电荷捕捉记忆胞的该第一资料 区域的擦除是在该程序化该第一电荷捕捉记忆胞的该第二资料区域之前进行。
10.根据权利要求8所述的方法，其特征在于其中该第二电荷捕捉记忆胞的该第一资 料区域的擦除是在该程序化该第一电荷捕捉记忆胞的该第二资料区域之后进行。
11.根据权利要求8所述的方法，其特征在于其中在该第一程序化记忆胞未程序化时， 该程序化改变该第一电荷捕捉记忆胞的至少一资料区域的一临界电压至一数值，其与该至少一资料区域的该临界电压区隔。
12.根据权利要求8所述的方法，其特征在于其中在该第一程序化记忆胞未程序化时， 该程序化改变该第一电荷捕捉记忆胞的至少一资料区域的一临界电压至多个阶级之一，其 与该至少一资料区域的该临界电压区隔。
13.根据权利要求12所述的方法，其特征在于其中该多个阶级包含至少二个阶级。
14.一种扩大电荷捕捉记忆胞的程序化区间的方法，其特征在于包含 提供具有多个电荷捕捉记忆胞的多个横列的一阵列；指定该阵列中的一横列；指定该指定横列中的一第一电荷捕捉记忆胞，该第一电荷捕捉记忆胞具有一第一资料 区域与一第二资料区域；在该指定横列中指定一第二电荷捕捉记忆胞，该第二电荷捕捉记忆胞具有一第一资料 区域，其与该第一电荷捕捉记忆胞的该第二资料区域分享一位线；依据该第一电荷捕捉记忆胞的该第一资料区域与该第二资料区域，接受一第一程序化 指令；依据该第二电荷捕捉记忆胞之该第一资料区域，接受一第二程序化指令； 当该第一程序化指令下令程序化该第一电荷捕捉记忆胞的该第二资料区域时，程序化 该第一电荷捕捉记忆胞的该第二资料区域；以及当该第一程序化指令下令程序化该第一电荷捕捉记忆胞的该第二资料区域以及当该 第二程序化指令没有下令程序化该第二电荷捕捉记忆胞的该第一资料区域时，擦除该第二 电荷捕捉记忆胞的该第一资料区域。
15.根据权利要求14所述的方法，其特征在于还包含当该第一程序化指令下令程序化该第一电荷捕捉记忆胞的该第一资料区域时，程序化 该第一电荷捕捉记忆胞的该第一资料区域；以及当该第一程序化指令下令程序化该第一电荷捕捉记忆胞的该第一资料区域，以及当该 第一程序化指令没有下令程序化该第一电荷捕捉记忆胞的该第二资料区域时，擦除该第一 电荷捕捉记忆胞的该第二资料区域。
16.根据权利要求14所述的方法，其特征在于其中该擦除包含选择性地擦除。
17.根据权利要求16所述的方法，其特征在于其中该选择性地擦除包含当不影响另一 电荷捕捉记忆胞的一资料区域的的一实质程序化状态时，擦除位于该指定横列中的一电荷 捕捉记忆胞的一资料区域，该另一电荷捕捉记忆胞是与该一电荷捕捉记忆胞分享一位线。
18.根据权利要求16所述的方法，其特征在于其中该选择性地擦除该第二电荷捕捉记 忆胞的该第一资料区域包含指定一第一位线以供该第一电荷捕捉记忆胞的该第二资料区域与该第二电荷捕捉记 忆胞的该第一资料区域分享；指定一字线以供该第一电荷捕捉记忆胞与该第二电荷捕捉记忆胞分享； 指定一第二位线与该第一电荷捕捉记忆胞的该第一资料区域相关； 指定一第三位线与该第二电荷捕捉记忆胞的该第二资料区域相关； 施加一第一电位至该第一位线； 施加一第二电位至该第二位线；施加一第三电位至该第三位线；以及 施加一第四电位至该字线；其中该第一电位与该第三电位的一差异足以将多个能带至能带热电子注入该第二电荷捕 捉记忆胞的该第一资料区域；以及该第一电位与该第二电位的一差异不足以将多个能带至能带热电洞注入该第一电荷 捕捉记忆胞的该第二资料区域。
19.根据权利要求18所述的方法，其特征在于其中该第一电位、该第二电位、该第三电位与该第四电位均相对于一基材电位； 该第一电位的范围为3. 5V至5. 5V ； 该第二电位的范围为0V至2V; 该第三电位与该基材电位相同；以及 该第四电位的范围为-3V至-10V。
20.根据权利要求18所述的方法，其特征在于还包含指定一第三电荷捕捉记忆胞，其与该第一电荷捕捉记忆胞分享一字线以及该第二位线.一入 ，指定一第四电荷捕捉记忆胞，其与该第一电荷捕捉记忆胞分享一位线，该第四电荷捕 捉记忆胞具有一第五位线及与该第三电荷捕捉记忆胞分享一第四位线； 施加一第五电位至该第四位线；以及 施加一第六电位至该第五位线，其中该第二电位与该第五电位的一差异不足以将多个能带至能带热电洞注入该第三电荷 捕捉记忆胞的一资料区域；以及该第五电位与该第六电位的一差异不足以将该多个能带至能带热电洞注入至该第四 电荷捕捉记忆胞的一资料区域。
21.一种由多个记忆胞的多个横列与多个纵行组成的非挥发记忆体阵列，其特征在于 其中各所述的记忆胞包含一基材区域，包含多个源极区域与多个漏极区域，该多个漏极区域与多条位线连接，该 些位线是由该阵列的一纵行的多个记忆胞所分享；一电荷储存结构具有一第一资料区域与一第二资料区域；以及 一个或多个介电结构至少部分设置于该电荷储存结构与该基材区域之间，同时至少部 分位于该电荷储存结构与一栅极连接之间，该栅极连接连接至一字线，该字线是由该阵列 的一横列的多个记个忆胞所分享，其中该些记忆胞的一操作区间是由选择性地擦除该第一 资料区域而增加，以在该第二资料区域被程序化时保持被擦除状态。
22.根据权利要求21所述的非挥发记忆体阵列，其特征在于其中该第一资料区域与该 第二资料区域放置在相同的记忆胞。
23.根据权利要求21所述的非挥发记忆体阵列，其特征在于其中该第一资料区域放置 于一第一记忆胞中，而该第二资料区域放置于邻接该第一记忆胞的一第二记忆胞中，该第 二记忆胞与该第一记忆胞分享一字线与一位线。
全文摘要
本发明是有关于一种扩大记忆胞操作区间的方法及应用其的非挥发记忆体阵列，是在虚拟接地(ground)电荷捕捉记忆体EEPROM阵列中，扩大其电荷捕捉记忆胞的程序化区间的方法。该方法可实质上消除第二位元效应，同时将干扰程序化至相邻的电荷储存记忆胞中。
文档编号G11C16/06GK101833993SQ20091025880
公开日2010年9月15日 申请日期2009年12月17日 优先权日2008年12月17日
发明者张耀文, 杨怡箴, 林慧芝, 陈柏舟 申请人:旺宏电子股份有限公司