专利名称：利用分裂槽栅快闪存储器实现四位存储的方法
技术领域：
本发明属于超大规模集成电路中的非挥发性半导体存储器技术领域，具体涉及一种槽栅结构的多位快闪存储器的存储方法。
背景技术：
半导体存储器作为当前半导体产业中发展最快的部分之一，一直以来是业界的研究热点。尤其在当前各类消费电子类产品广泛普及的情况下，人们对高性能半导体存储器的需求日益增加。其中快闪存储器(Flash memory，也称作闪存)以其与MOS工艺兼容、存储性能优越等优点，在当前存储器市场中占有很大的份额。目前市面上的快闪存储器按照存储电荷的方式主要分为两种类型以导体如多晶硅存储电荷的浮栅闪存(Floating Gate Flash Memory)；以氮化硅陷阱层存储电荷的分离陷讲闪存(Discrete-trap Flash Memory)。浮栅闪存(Floating Gate Flash Memory)存储的电荷在多晶硅浮栅中是连续分布的。如果在隧穿氧化层中存在有泄漏通道时，浮栅上所有存储的电子就会由此通道泄露掉。因此，在小尺寸下氧化层厚度普遍较薄的情况下，这种结构的快闪存储器就会面临严重的可靠性方面的问题。而分离陷阱(Discrete-trap)闪存由于其存储的电荷是局域化的，并不连续，所以在某一区域出现泄漏通道后，只是泄漏掉通道处的电荷，其他区域的电荷可以很好的保存，因此可以在一定程度上提高整个存储器件的可靠性，尤其在小尺寸的薄氧化层下，这种可靠性的提高更为明显。除了在可靠性方面的改善以外，由于电荷在氮化硅陷阱层的存储并不连续，因此可以在陷阱层的两端存储电荷实现两位存储的功能，提高存储密度。但是，随着工艺节点不断减小，传统的分离陷阱闪存的有效沟道长度不断减小，存储在沟道两端的电荷由于距离较近，存在比较严重的互相串扰。为此，一些新的器件结构不断提出，用以解决这方面的问题，如中国发明专利《一种分裂槽栅快闪存储器及其制备方法》(ZL 200710105964. 2)中提到的分裂槽栅快闪存储器就是其中一种。该结构属于平面结构，如图1所示，在沟道之上依次为隧穿氧化层206、氮化硅陷阱层205、阻挡氧化层204和多晶硅控制栅203(或者金属栅)；该结构的源209、漏210和沟道202之间各有一个相同结构的沟槽，沟槽的一部分槽面与沟道接触，另一部分槽面与源或漏接触，沟道区域形成分裂槽栅结构，由中间的平面沟道和与沟槽对应的两个非平面沟道组成了整个器件的沟道；控制栅和栅堆栈结构完全覆盖沟槽和沟道，控制栅有两个与沟槽对应的突出部。在同样地工艺节点下，该器件提高了有效沟道长度，有效解决了两个存储位的串扰问题。
发明内容
本发明的目的在于针对目前电子市场上对高密度非挥发性半导体存储器的巨大需求，基于中国专利200710105964. 2提出的器件结构，通过编程模式的改变实现四位存储的功能，使得这种器件在性能得到提升的同时，存储密度也有较大的改善。本发明的技术方案如下一种利用分裂槽栅快闪存储器实现四位存储的方法，所述分裂槽栅快闪存储器基于平面结构，在沟道之上依次为隧穿氧化层、氮化硅陷阱层、阻挡氧化层和控制栅；沟道的两端与源、漏之间各有一个相同结构的沟槽，沟槽的一侧与沟道接触，另一侧与源或漏接触；在沟道区域形成分裂槽栅结构，沟道由中间的平面沟道和与沟槽对应的两个非平面沟道组成；由隧穿氧化层、氮化硅陷阱层和阻挡氧化层组成的栅堆栈结构和控制栅完全覆盖沟槽和沟道，控制栅有两个与沟槽对应的突出部；其特征在于，在两个沟槽与沟道接触的一侧区域(即沟槽靠近沟道的内侧区域)采用沟道热电子注入(Channel Hot Electron Injection, CHEI)的方法实现对电子的编程；而在两个沟槽与源或漏接触的一侧区域(即沟槽靠近源漏的外侧区域)采用FMFowler-Nordheim)注入的方法实现对电子的编程，从而实现四位存储。分裂槽栅快闪存储器的制备及其相关参数参见专利号为200710105964. 2的中国专利《一种分裂槽栅快闪存储器及其制备方法》，在此援引加入该专利的内容。传统的分离陷阱型快闪存储器利用沟道热电子注入的方法来实现对电子的编程。 一般情况下，为了提高存储密度，多采用交换源漏的方法，分别在靠近源、漏两端的位置实现两位编程。在本发明中，对于分裂槽栅结构的快闪存储器也按照这种传统的方法，分别在沟槽靠近沟道的内侧区域(见图1中的A、B区域)让电子注入进氮化硅陷阱层中。这种局域化注入并存储的电子就实现了存储功能。为实现两位编程的效果，在进行读操作时源漏定义与编程时相反，然后施加较小的控制栅电压，在不进行误编程的前提下读取漏端电流，依其大小来判断存储状态当沟槽内侧氮化硅陷阱层中存有电子时，漏端电流较小；当未存有电子时，漏端电流较大。进一步的，本发明在上述两位编程效果的基础上，针对所述分裂槽栅结构的快闪存储器，采用FN编程的方法，在沟槽靠近源漏的外侧区域(见图1中的C、D区域)分别形成电子的注入，使得在沟槽外侧的氮化硅陷阱层中有电子存储。这部分存储在沟槽外侧氮化硅陷阱层中电子的存在，使得读得的GIDL(Gate Induced Drain Leakage)电流与该区域未存储电子时有很大的区别，这样就可以在两个沟槽外侧的氮化硅陷阱层中分别形成一个存储位。存储在沟槽内、外两侧氮化硅陷阱层中的电子可以通过FN的方法擦除。具体而言，就是在控制栅加合适的负压，源、漏和衬底加合适的正压，使得沟槽外侧氮化硅陷阱层中存储的电子和沟槽内侧氮化硅陷阱层中存储的电子一起被擦除掉。当在两个沟槽的外侧区域使用FN注入的方法，在沟槽的内侧区域使用沟道热电子注入的方法，使得四个区域的氮化硅陷阱层存储电荷。存储在沟槽内侧氮化硅陷阱层中的电子使得沟道电流相异于无电荷存储的情况；存储在沟槽外侧氮化硅陷阱层中的电子使得GIDL电流相异于无电荷存储的情况。这样就实现了同一个存储单元完成四位存储的功能。
图1是分裂槽栅快闪存储器的剖面结构示意图，其中201-体硅衬底(ρ-掺杂)；202-分裂槽栅结构的沟道(分为三部分，两端各有-个与沟槽对应的非平面沟道，中间为平面沟道)；203-控制栅(有两个与沟槽对应的突出部)；204-阻挡氧化层；205-氮化硅陷阱层；206-遂穿氧化层；207-氮化硅侧墙；208-氧化硅侧墙；209-n+源端(或漏端)；210-n+漏端(或源端)。
具体实施例方式下面通过实施例进一步详细阐述本发明的主要内容。对于本发明实际操作中的主要方式，以下分沟槽内侧的氮化硅陷阱层存储位和沟槽外侧氮化硅陷阱层存储位两部分来加以说明。一、沟槽内侧的氮化硅陷阱层存储位编程图1所示的器件是对称结构，因此两端的η+型区域209和210都可以作源或漏使用。当要对A区域进行编程时，应当把210区域作为漏，209区域作为源。编程时，给漏端 210施加正电压Vd ( 4V左右)，源端接地，控制栅接较高的正向电压Vg ( 12V左右)，衬底既可以接地，也可以接负电压(以提高编程效率)。这样的电压偏置下，沟道中产生从源端209流向漏端210的电子电流，其中有部分电子可能会获得足够的能量越过Si-Si02的势垒( 3. 2eV)，进入到A区域的氮化硅陷阱层中。这样就实现了对A区域的编程。同样地，对于对称位置的B区域氮化硅陷阱层的编程也可采用类似的方法。只是此时的漏端为209区域，而源端则换成了 210区域。同样的原理，就可以实现对B区域的氮化硅陷阱层的编程。读取对于沟槽内侧的氮化硅陷阱层中的存储位的读取，要把在编程时确定的源漏区域对调，读取适当偏置下的漏电流即可。读取A区域氮化硅陷阱层存储位的状态时，209区域作为漏，210区域作为源。在漏区209上施加较小的正电压(Vd约IV)，源区210接地，衬底201接地，控制栅203施加合适的正电压，测得漏端209的电流大小，即可作为A区域存储位的状态。具体而言，就是当A区域的存储位上存储有电子时，器件的阈值电压变高，读得的漏电流较小，记为逻辑状态“ 1” ；当A区域的存储位上没有存储电子时，器件的阈值电压较低，读得的漏电流较大，记为逻辑状态“0”。这样就可以实现A区域的存储位的读取。同样地，对称区域B处的状态的读取也可以采用类似的方法进行。只是此时210 区域作为漏，209区域作为源。二、沟槽外侧的氮化硅陷阱层存储位编程采用FN注入的方法对沟道外侧氮化硅陷阱层进行编程。 对C区域的氮化硅陷阱层编程时，控制栅203加正向电压Vg (Vg越大，编程速度越快)，210区域接地或施加负电压(该负压越小，编程速度越快)，其他端悬置。这样在FN隧穿作用下，就会有一些电子进入到C区域的氮化硅陷阱层。 同样地，D区域氮化硅陷阱层的编程也可以采用同样地方法实现。不同之处在于，要将施加于210区域的电压加于209区域，210区域改为悬置，其他端的偏置与C区域的编程一样。读取采用读取GIDL(gate-induced drain leakage)电流的方式来判断沟道外侧的氮化硅陷阱层存储位的存储状态。当读取C区域时，控制栅203施加负偏压，210区域施加正偏压，衬底接地，209区域悬置。此时读取的漏端电流即可判断出C区域是否存储有电子。当C区域的氮化硅陷阱层存有电子时，读出的漏电流较小，记存储状态为“ 1” ；未存储电子时，读出的漏电流较大， 记为存储状态“0”。D区域的存储状态，也可以按照类似的方法读出。其中控制栅203加负偏压，209 区域加正向偏压，210区域悬置，衬底接地。擦除采用FN隧穿的方法实现对整个器件的擦除。当在控制栅203上施加负电压，源、 漏和衬底接地或者合适的正电压时，通过FN隧穿就会将存储在氮化硅陷阱层中的电子擦除掉，实现对整个器件的擦除。实际操作过程并不局限于上述几种偏置条件。本领域的技术人员在上述基本操作原则下，可以根据实际情况加以变通(如在读取C区域时，衬底也可接负电压等)，这些都在本专利的保护范围内。
权利要求
1.一种利用分裂槽栅快闪存储器实现四位存储的方法，所述分裂槽栅快闪存储器基于平面结构，在沟道之上依次为隧穿氧化层、氮化硅陷阱层、阻挡氧化层和控制栅；沟道的两端与源、漏之间各有一个相同结构的沟槽，沟槽的一侧与沟道接触，另一侧与源或漏接触； 在沟道区域形成分裂槽栅结构，沟道由中间的平面沟道和与沟槽对应的两个非平面沟道组成；由隧穿氧化层、氮化硅陷阱层和阻挡氧化层组成的栅堆栈结构和控制栅完全覆盖沟槽和沟道，控制栅有两个与沟槽对应的突出部；其特征在于，在两个沟槽与沟道接触的一侧区域采用沟道热电子注入的方法实现对电子的编程；而在两个沟槽与源或漏接触的一侧区域采用FN注入的方法实现对电子的编程。
2.如权利要求1所述的方法，其特征在于，对于两个沟槽与沟道接触的一侧区域，在进行读操作时源漏定义与编程时相反，通过读取漏端电流来判断存储状态。
3.如权利要求1所述的方法，其特征在于，对于两个沟槽与源或漏接触的一侧区域，通过读取GIDL电流来判断其存储状态。
4.如权利要求1所述的方法，其特征在于，采用FN隧穿的方法实现对整个存储器的擦除。
全文摘要
本发明公开了利用分裂槽栅快闪存储器实现四位存储的方法，所述分裂槽栅快闪存储器如专利号为200710105964.2中国专利中所述，在该快闪存储器的两个沟槽与沟道接触的一侧区域采用沟道热电子注入的方法实现对电子的编程；而在两个沟槽与源或漏接触的一侧区域采用FN注入的方法实现对电子的编程。从而通过编程模式的改变实现四位存储的功能，使得这种器件在性能得到提升的同时，存储密度也有较大的改善。
文档编号G11C16/06GK102456403SQ20101052332
公开日2012年5月16日 申请日期2010年10月22日 优先权日2010年10月22日
发明者唐昱, 唐粕人, 潘越, 秦石强, 蔡一茂, 谭胜虎, 黄如, 黄欣 申请人:北京大学