专利名称：具有开关的相变存储器的节能置位写入的制作方法
技术领域：
本发明涉及包括半导体器件的电子学领域，并且更具体地，涉及改善具有开关的 相变存储器(PCMS)的写入置位(SET)操作。
背景技术：
动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)技术被广泛地用于在 电子系统中存储信息。然而，DRAM和SRAM 二者均是易失性存储器，其每当断电时丢失所存 储的信息。为了避免数据和/或代码的丢失，期望在非易失性存储器中存储某些信息，对于 诸如移动因特网设备(MID)或移动台的便携电子系统尤其如此。闪速存储器是一种非易失性存储器。然而，虽然具有高密度，但是闪速存储器不可 缩小为很小的尺寸，因为信息被存储为在浮栅(floating gate)中的电荷。每比特电子数 量的减少可能最终使得所存储的信息的可靠性变差。具有开关的相变存储器(PCMS)是一种非易失性存储器，其可缩小到极小的尺寸。 PCMS设备可以被配置来允许比特选择性擦除，因为可以通过选择比特线和字线的组合来独 立地寻址每个存储单元。
在说明书的结论部分具体指出并且清楚地要求保护视为本发明的主题。然而，通 过在阅读附图时参考下文的详细描述，可以最佳地理解关于本发明的操作的组织和方法及 其目的、特征和优点。图1示出根据本发明的一个实施例的、被组织为比特线和字线的、具有开关的相 变存储器(PCMQ的阵列；图2示出根据本发明的一个实施例的双向阈值开关(OTS)的对数电流对电压的 图；图3示出根据本发明的一个实施例的复位(RESET)状态的相变存储器(PCM)的对 数电流对电压的图；图4示出根据本发明的一个实施例的PCMS的对数电流对电压的图；图5示出根据本发明的一个实施例的PCM的对数电压对电流的图；图6示出根据本发明的一个实施例的存储单元的阵列的阈值电压的累积概率图；图7示出根据本发明的实施例的相变存储器存储元件，该相变存储器存储元件具 有非晶体，该非晶体具有导电丝；以及图8示出包括本发明的各个实施例的电子设备的方框图。
具体实施例方式在下面的详细描述中，给出了节能PCMS的多个具体细节以提供对本发明的透彻 理解。然而，本领域技术人员将理解，可以在没有这些具体细节的情况下实践本发明。在其他实例中，未详细描述公知的方法、过程、组件和电路，以免模糊本发明。提供用于降低相变存储器(PCM)存储元件的写入的能耗的方式将是本领域中的 进步。PCM元件可以被配置为包括诸如双向阈值开关(0TQ的开关的组合设备，以形成PCMS 设备。可以仅使用通常用于对具有完全结晶的PCM存储元件的PCMS设备进行置位的能量 的一部分来对PCMS设备进行复位。较高的能耗是因为与对PCM存储元件进行复位所需的 时间相比较，需要相对更长的时间来使整个PCM存储元件结晶。提供装置和方法以提供可以仅使用对PCMS设备进行置位原本所需的能量的一部 分来对该PCMS设备进行置位是有益的。包括PCMS的节能存储器设备和相关方法的使用对 于用在使用存储器设备的电子设备中，尤其是用在具有有限能源的那些电子设备中将是有 益的，所述电子设备诸如包括蜂窝电话、移动因特网设备、上网本和其他移动设备的电池供 电台。一种这样的方法包括通过使用一个或多个低能置位脉冲来对具有双向阈值开关 (OTS)和PCM存储元件的具有开关的相变存储器(PCMQ进行写入(置位)，所述一个或多 个低能置位脉冲不会使相变材料完全结晶，而是在原本的非晶体中创建一个或多个晶丝、 导电丝或部分结晶区域。虽然该置位处理可能并不必然将相变材料的电阻降低到在传统相 变存储器(其中不存在诸如OTS的快速回转选择器(snap-back selector))中观察到的水 平，但是其可以充分地降低相变材料的阈值电压，以使能在划界电压读取期间PCMS单元的 快速回转。另一种方法可以包括使用低能置位脉冲来达到双向阈值开关(OTS)的阈值， 并且对在具有开关的相变存储器(PCMQ的PCM存储元件中的相变材料(PCM)进行写入，其 中，PCM存储元件在对PCM进行写入和使用划界电压来对PCMS进行读取后包括非晶体。现在转向附图，图1示出了根据本发明的一个实施例的、被组织为比特线105和字 线110的PCMS 50的阵列。如在图1中的本发明的实施例所示，PCMS包括相变存储器(PCM) 元件20、加热器元件15和快速回转选择器或访问元件(access element) 10。在替代实施 例中，PCMS不包括加热器元件15。PCM存储元件20包括相变材料。在本发明的一个实施例中，相变材料可以包括两 个属性(a)它可以在室温下长时间(诸如几年)局部处于不结晶的非晶相，以及(b)如果 温度被提高到大约摄氏100至350摄氏度(C)，则该非晶相可以迅速地结晶。通常，相变材料的结晶时间随着温度增加而缩短。例如，如果非晶PCM存储元件20 被加热到大约150C，则其将在大约一分钟内结晶。如果非晶PCM被快速地加热到大约200C， 其将在一秒内结晶。如果非晶PCM例如通过脉冲被非常迅速地加热到大约300C，则其将在 一微秒内结晶。因此，相变材料可以在两个相之一或两个相的组合中保持局部稳定。对于 相变材料，结晶相比非晶相在能量上更有益(更低的自由能)。可以为PCM存储元件20选择具有广泛不同属性的各种各样的相变材料类型。相 变材料可以包括化学计量化合物和非化学计量化合物。相变材料可以包括共晶材料或包晶 材料。相变材料可以包括单相材料或多相材料。相变材料可以被掺杂各种元素。在本发明 的一个实施例中，相变材料可以具有二元成分、三元成分或四元成分。在本发明的另一个实 施例中，相变材料可以具有伪二元成分。如果相变材料包括来自周期表的VI A族的至少一种元素，则它被称为硫族化物合 金。一些相变材料包括来自III A族、V A族和VI A族的元素。示例包括feisyre*hsyre。其他相变材料包括来自IVA族、VA族和VIA族的元素。周期表的III A族包括诸如镓和铟 的元素。周期表的IV A族包括诸如硅、锗和锡的元素。周期表的V A族包括诸如磷、砷、锑 和铋的元素。周期表的VI A族包括诸如硫、硒和碲的元素。在本发明的一个实施例中，相变材料可以包括来自周期表的I B族的一种或多种 元素，诸如银或金。在本发明的另一个实施例中，相变材料也可以包括来自周期表的VIII B 族的一种或多种元素，诸如钴或钯。图2示出诸如双向阈值开关(OTS)的快速回转选择器或访问元件10的对数电流 对电压的图。以在低电场的高电阻(复位)状态开始，在访问元件10中的电流随着以很小 的电流提高电压而提高205，直到达到阈值电压Vth ras。在快速回转210后，只要大于保持电流Ih ots的电流正流过访问元件10，在访问元 件10中就维持高导通动态(highly conductive dynamic) ON(开启)状态215。该瞬态高 导通状态原始是电子的，并且不涉及访问元件10中的任何相变。当超过访问元件10的阈值电压Vth ots时，访问元件10从OFF(关闭)状态切换到 ON状态，并且允许电流流过与访问元件10串联的相变材料存储元件20。在ON状态，当流 过访问元件10的电流增大时，在访问元件10上的电压电势保持接近保持电压(VH,QTS)。访问元件10可以保持在ON状态，直到通过访问元件10的电流降低到低于保持电 流(IH ras)。在该值以下，访问元件10可以返回到高阻抗、不导通的OFF状态，直到再一次超 过Vth ots或Ith W每当被引导时，访问元件10可以重复且可逆地在OFF状态和ON状态之 间切换，但是它不结晶。如果仅一比特的数据被存储在PCMS 50中，则PCMS 50具有单层单元(SLC)。与在 每个PCMS 50内的2个逻辑状态对应的数据值包括“ 1，，和“0”。因此，在PCM存储元件20 中的相变材料可以从诸如复位状态的一个独特存储器状态被写入(编程)为诸如置位状态 的另一个独特存储器状态。图3示出单个PCM存储元件20的对数电流对电压的图，该PCM存储元件20不具 有串联的快速回转选择器或访问元件10。以在低电场的高电阻(复位)状态开始，在PCM 存储元件20中的电流305保持为小，但是当电压增大时非线性地增大，直到达到相变材料 的阈值电压VTH,rcM。在电压快速回转310后，只要比保持电流IH, pcm更大的电流正流过PCM存储元件 20，在PCM存储元件20中就维持高导通动态ON状态315。与上面所描述的PCM配置相反，本发明的实施例使用如图1中所示的PCMS 50配 置。PCMS 50配置与该PCM配置不同之处在于PCMS 50配置包括存储单元5，存储单元5具 有相变存储器(PCM)存储元件20和也称为双向阈值开关(0化)的快速回转选择器或访问 元件10。与存储单元5的存储元件20中的相变材料类似，访问元件10也展现阈值转换。 然而，访问元件10和存储元件20可以包括具有不类似的阈值电压Vth和阈值电流Ith的不 同类型的材料。本发明的实施例与由访问元件10展现的阈值转换和快速回转行为相关联。 转换访问元件10开启和关闭可以控制对存储单元5中的存储元件20的访问。为访问元件10选择容易成玻璃材料，以使得结晶非常缓慢。在没有电压和电流的 情况下，访问元件10在室温下是非晶的。在加热和施加电压和/或电流后访问元件10的结晶程度是可忽略的。与存储单元5的存储元件20中的相变材料不同，访问元件10在关 断电压和电流后返回到非晶状态。如图1中所示，在PCMS 50中的存储单元5的阵列可以被组织为比特线105为列和 字线205为行。比特线105和字线205包括由诸如铜的传导材料形成的导体。在本发明的 不同实施例中，PCMS 50中的特征的逻辑安排或物理布置可以在布局上不同。存储单元5可 以可选地包括邻近PCM存储元件20并且与其热接触的加热器元件15。加热器元件15 (当 存在时)可以具有喷头或微槽的拓扑(未示出)。加热器元件15还包括由传导材料形成的导体。传导材料可以包括钛(Ti)、氮化 钛(TiN)、钨化钛mw)、碳(C)、碳化硅(SiC)、氮铝化钛(TiAlN)、氮化硅钛(TiSiN)、多晶 硅或氮化钽(TaN)等。访问元件10可以位于朝向存储元件20的比特线105侧(如图1中所示)或朝向 存储元件20的字线205侧(未示出)。然而，访问元件10不位于加热器15(当存在时)和 存储元件20之间。在访问元件10接通后，电流将流过串联的加热器元件15 (当存在时)。加热器元 件15(当存在时)是电阻元件，其在置位或复位写入脉冲期间例如通过焦耳加热来向存储 元件20传送热量。如果不存在加热器元件15，则焦耳加热主要在存储元件20中发生。可以寻址在阵列中的比特线105和字线205的特定组合以对存储单元5进行访 问。在选择了耦合到比特线105和字线205的存储单元5后，施加电压电势以对存储单元 5中的存储元件20进行读取或写入。在对PCMS 50的读取操作期间，向存储单元5施加划 界点电压，以询问在存储元件20中的相变材料的状态。如果存储单元5在置位状态，则达 到存储单元5的阈值，并且通过感测电路感测到电流。然而，如果存储单元5在复位状态， 则没有达到阈值，并且没有电流通过感测电路被感测到。在图1中未示出PCMS 50的设备 架构的某些特征，以免模糊本发明。可能未示出的一些特征的示例包括作为电流源、脉冲发 生器、感测放大器和电压预充电器的晶体管电路。一旦OTS 10和PCM存储元件20串联，则建立PCMS 50的组合阈值电压Vth rcMS。如 果在PCMS 50中的PCM存储元件20完全结晶，则Vth pcm是零或基本是0，从而访问元件的Vth
定等于Vthpqk。如图4中所示，本发明的实施例设想节能的写入处理来对PCMS 50的 存储元件20中的相变材料进行置位。根据本发明的实施例，可以在写入(置位)处理中使 用一个或多个低能脉冲。针对特定PCMS 50技术的足够置位到复位和复位到置位的统计被 收集并用于确定本发明中写入(置位)处理的电流(幅度)对时间(脉冲宽度)的最佳轮 廓。这将适应于PCMS 50的存储单元5中包括相变材料的PCM存储元件20内的可变性。当使用PCMS 50配置时，在PCM存储元件20中的相变材料不必像在传统仅PCM存 储器中那样完全被置位为Vw PCM = 0o完全结晶的相变材料具有Vth pcm = 0，而非晶的相变材 料具有Vth pcm = 1-4V，其依赖于相变材料的成分和存储单元5的几何形状。在完全结晶的 相变材料中Vth pcm = 0的阈值电压将对应于(电流电平等于Ith 时)在PCM存储元件20 上的电压降VrcM :VPCMiITH 0TS = 0. 00IV (作为说明性示例，假定在PCM存储元件20中Ith ots = ΙμΑ，并且置位电阻为1千欧姆)。然而，在PCMS配置中，相变材料可以被置位为其中VrcM@ Ithots < 0. 4V的状态(其中，Vpcm是在图4和图5中的电压470)，对此而言，对应的PCMS电 流-电压曲线是405。PCMS 50可以被配置为具有第一电路，用于对PCMS 50写入置位状态；以及第二电路，用于对PCMS 50写入复位状态，其中，第一电路是比第二电路电流更低 的电路。可替代地，可以使用同一电路来对PCMS 50写入置位状态和复位状态。如图7中所示，创建导电丝705允许能量比传统置位脉冲低得多的置位脉冲，该导 电丝705可以是在PCM存储元件20的非晶体710中的晶丝，PCM存储元件20包括结晶体 715、非晶体710和导电丝705，所述传统置位脉冲使PCM存储元件20的相变材料完全结晶， 从而VTHrcM = 0。此外，根据本发明的实施例，置位脉冲电流的幅度是复位脉冲电流的幅度的 10-15%或更小。在另一个实施例中，置位脉冲电流的幅度是复位脉冲的大约1%。在如图7中所示的本发明的实施例中，导电丝705从加热器元件15通过非晶体 710向PCM存储元件20的结晶体715延伸。虽然VpcmOIth ots显著地降低到0. 4V，但是相变 材料的电阻可能未从其原始复位电阻值有同样多的降低，并因此可能仍然很高，例如是完 全结晶的单元的最小置位电阻的10-100倍。低能置位脉冲不能在其中测量电阻以确定单 元的状态的仅PCM存储器中获得足够的电阻对比。VPCMiITH 0TS由于导电丝705而容易降低到0. 4V或更小，但是，电阻不会同样迅速地 降低。0.4V被用作电压降470的说明性示例，与相变材料的复位状态的Vthpqi= 1-4V相比 较，电压降470较低。可以从范围0. 1-0. 5V选择电压降470的其他值。图5示出没有诸如OTS的开关的两种不同相变材料(第一相变材料510和第二相 变材料520)的对数电压对电流的图。在两种情况下，在施加电流幅度(水平轴)之前，已 经将相变材料预先调整为(非晶)复位状态。垂直轴示出在固定给定电流Imras处在PCM 存储元件20上的电压降VrcM，固定给定电流I111, ots可以表示OTS的阈值电流(虽然在该示 例中不存在0TS)，并且例如可以是1微安。相变材料510具有更陡的置位曲线，并且相对于 相变材料520可以是更适合于存储元件20的候选材料，因为在包括OTS的PCMS单元中将 该材料编程到VrcM@ITroTS <0. 4V(电压降470)的状态需要的电流更低。这两种相变材料可 以共享类似的复位曲线530。在读取处理中，划界电压需要比Vth ots略高，例如高出电压降470。一旦在读取处 理中出现访问元件10快速回转，则由于与存储单元5的两个端子的连接性相关联的寄生电 阻电容之积RC而使得电压从访问元件10传送到PCM存储元件20。在划界读取处理中，如果所传送的电压减去相变材料(不必通过所述传送对其进 行任何进一步提供)处诸如0. 4V的电压降470大于PCM存储元件20的阈值电压Vth pcm,则 在存储单元5中的PCM存储元件20也将经历触发的电子阈值转换和快速回转410，就像访 问元件10之前已经快速回转那样。因此，访问元件10用作放大器，并且访问元件10的电 压降在PCM上降低。以这种划界读取机制，如果当在电流等于OTS 10阈值电流的情况下划界电压大 于OTS 10阈值电压与存储元件20的电压降470之和时，存储单元5中的PCM存储元件20 具有小于快速回转电压210和电压降470之和的阈值电压，则存储单元5中的相变材料将 快速回转。在上面的示例中，对于单个存储单元，可以使用在电压范围450内的划界读取电 压(图4)。在本发明的实施例中，电压范围450是2-4V宽。图6示出PCMS 50的存储单元5的阵列的累积概率图对阈值电压。被标示为200 的线表示在PCMS 50的置位状态下阈值电压(完全结晶，因此等于OTS的阈值电压)的分
8布，并且，被标示为300的线表示在PCMS 50的复位状态下阈值电压的分布。在存储单元5 的阵列中，读取划界电压必须位于电压范围630内，因此必须比具有最高OTS阈值电压610 的PCMS 50的存储单元5高诸如0.4V的电压降470。此外，读取划界电压必须比具有最低 复位阈值电压620的PCMS 50的存储单元5低。因此，与要求相变材料的完全结晶的相变存储器的传统电阻读取方案相反，可以 放松对电压划界点读取的置位电阻要求。存储单元5不必被编程为传统方案原本对于读取 电阻所要求的低阻态。如图5中所示的状态540和550的电阻可以仍然很高，诸如是完全 结晶的相变材料的最小置位电阻的10-100倍。结果，使用与PCMS 50配置组合的置位方法(S卩，当存在诸如OTS的展现阈值转换 的访问元件10时)而不减小读取窗口大小或信噪比，所放松的置位要求允许通过使用用 于置位写入操作的低能量置位脉冲来使用较低的置位能量，这是因为相变材料不必完全结 晶。在用于仅PCM存储器的传统读取方案中，与完全结晶的置位状态相比较，这种置位方法 将置位电阻提高例如10-100倍，因此，显著地减小读取窗口大小和信噪比。因此，置位与复 位能量比率不必像100 1或甚至10 1那么高，而可以接近1 1。例如，置位电流可以 比不使用访问元件10的仅PCM存储器中低10到20倍。使用这样的读取机制，置位电流幅度可以低至复位电流的1%，并且不必大于复位 电流的至多10-15%。例如，如果复位电流在1. 5毫安左右，则可以使用大约15微安电流来 对存储单元5进行置位，因为置位仅在存储元件20的非晶体中创建导电丝，其中，导电丝可 以是晶丝或部分结晶丝。复位电流依赖于存储单元5的架构和大小。例如，对于小得多的单元或不同的架 构(未示出)，复位电流可以比1.5毫安小得多，例如是0.2毫安。然而，置位幅度则将成比 例地减小，从而复位电流的0.5% -20%将仍然足以使在存储元件20的非晶体中的导电丝结晶。电流流动的持续时间依赖于(a)访问元件10、相变材料(在存储元件20中)、加 热器15 (如果存在)和周围的材料的导热率；(b)(以比特计的)非晶体的形状和大小；以 及(c)PCMS 50的设备架构(逻辑和物理布局)。在本发明的一个实施例中，置位脉冲宽度(电流流动的持续时间)是大约250-500 纳秒。在本发明的另一个实施例中，置位脉冲宽度是大约125-250纳秒。在本发明的另外 的实施例中，置位脉冲宽度是大约45-125纳秒。在本发明的再另一个实施例中，置位脉冲 宽度是大约10-45纳秒。在一些相变材料中，必要的脉冲宽度可能高达500纳秒，而脉冲幅 度很低，因此仍然可以获得期望的低能量或功率。与访问元件10类似的特性可以被应用到基于晶闸管的选择器，诸如SCR或DIAC。 在本发明的一个实施例中，访问元件10包括晶闸管(未示出)。晶闸管具有阳极、阴极和栅 极。在晶闸管中的两个晶体管彼此馈送(通过它们各自的基极电流)，因此晶闸管作为互补 型再生开关来工作。在被接通后，即使移除了(通过字线)被施加到栅极的电压，晶闸管也保持导通。 因此，通过到栅极的短脉冲，可以触发或激活晶闸管，而来自字线的电压信号在整个访问时 间期间不必保持为高。用于未选择的比特线的晶闸管不导通，因为它们被有效地短路。此 外，大大地降低了通过未选择的比特线的任何泄漏。
9
根据情况，可以通过下述方式截止或停用晶闸管将电压降低到低于预定的最小 保持电压，例如通过诸如将比特线(耦合到阳极)降低到源极线(耦合到阴极)的电压来 使阳极和阴极短路，该源极线在本发明的一个实施例中可以接地。如果诸如比特线到源极线的电压的阳极到阴极电压保持为低，例如低于2伏特， 则晶闸管用作开路电路，并且使存储元件电隔离。然而，如果将比特线电压提高到高于源极 线电压，诸如基本上高2伏特，则晶闸管击穿，电压快速回转，晶闸管变为被激活，并且晶闸 管导通。当晶闸管正导通时，相关联的存储元件变为电耦合到比特线，并且可获得来进行存 取，例如用于编程(写入)或读取操作。在本发明的另一个实施例中，访问元件10包括具有4层配置的半导体控制整流器 (SCR)，诸如在衬底上形成的垂直定向的pnpn结构(未示出)。 在本发明的又另一个实施例中，访问元件10包括一对SCR，该对SCR共享在衬底中 形成的水平定向的pnpn结构(未示出)。在图7中，将复位状态的相变材料中的非晶体示出为非晶半球或圆顶。可替代地， 对于存储元件20中的非晶体可以使用其他拓扑。例如，取决于PCMS 50的设备架构，非晶 体可以包括非晶线(未示出)或非晶桥(未示出)。此外，在另一个实施例中，可以没有加 热器元件15。其他实施例甚至还可以在复位处理中使用PCM存储元件20的完全非晶化，基 本上不留下任何结晶体。在图7所示的本发明的实施例中，节能写入脉冲在PCMS 50的诸如非晶圆顶的非 晶体710内形成导电丝705。导电丝705可以是结晶的。可以或可以不通过将在非晶圆顶 内的一系列相邻的小局部晶核中心合并在一起来形成导电丝705。PCM存储元件20可以与 其他电极材料(未示出)直接邻近并且电接触。15微安或更大的置位电流可以大于PCM存储元件20或访问元件10的阈值电流， 该阈值电流在两种情况下通常介于0. 1微安和10微安之间。因此，PCM存储元件20和访 问元件10 二者在置位脉冲(写入)期间处于开启状态。如果PCM存储元件20处于开启状 态，则高导电丝可能已经存在，其当置位脉冲关断时仍保持导通(或变为结晶)。如图7中所示，虽然非晶体710或圆顶可以保持为几乎相同的大小，但是导电丝最 终延伸完全通过非晶体710或圆顶，并且允许电流流动。形成导电丝降低了相变材料的阈 值电压，但是可能并不必然将电阻降低到用于相变材料的传统基于电阻的读取方案所需要 的水平。为了在PCM存储元件20将VreM@ITH 0TS降低到0. 4V，诸如晶丝或部分结晶区域的导 电丝705必须从加热器15 (当存在时)延伸完全通过非晶圆顶710，在非晶圆顶710外部， 相变材料总是结晶的。图8说明了包括本发明的各个实施例的电子设备的方框图。电子设备800可以包 括耦合到互连网络或总线804的一个或多个主处理器或中央处理单元(CPU) 802(其可以在 此被统称为“多个处理器802”或更一般地统称为“处理器802”)。处理器802可以是任何 类型的处理器，诸如通用处理器、网络处理器(其可以处理通过计算机网络传送的数据)等 (包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。此外，处理器802 可以具有单核或多核设计。具有多核设计的处理器802可以将不同类型的处理器核心集成 在同一集成电路(IC)硅核上。此外，具有多核设计的处理器802可以被实现为对称或不对 称的多处理器。
处理器802可以包括一个或多个高速缓存803，在各个实施例中，该一个或多个 高速缓存803可以是专用的和/或共享的。通常，高速缓存803存储与在其他位置存储或 较早计算的原始数据对应的数据。为了降低存储器访问时延，一旦数据被存储在高速缓存 803中，就可以通过访问被缓存的拷贝而不是重新获取或重新计算原始数据来进行未来的 使用。在各个实施例中，高速缓存803包括图1的PCMS 50。芯片组806可以另外耦合到互连网络804。芯片组806可以包括存储器控制中心 (MCH) 808ο可替代地，处理器802和MCH 808可以被组合来形成单个芯片。MCH 808可以 包括耦合到存储器812的存储器控制器810。存储器812可以存储数据，例如包括由处理 器802或与电子设备800的组件进行通信的任何其他设备执行的指令序列。在各个实施例 中，存储器812包括一个或多个易失性储存器或非易失性存储器设备，诸如图1的PCMS50。在各个实施例中，存储器812可以包括以下项中一项或多项操作系统(0/S)832、 应用程序834、设备驱动程序836、缓冲器838、功能驱动程序840和/或协议驱动程序842。 处理器802与通过无线电862耦合到网络845的一个或多个计算设备一起执行各种命令并 且处理一个或多个分组。在各个实施例中，应用程序834可以使用操作系统832来例如通过设备驱动程序 836和/或功能驱动程序840与电子系统800的各个组件进行通信。如图8中所示，通信设备830包括第一网络协议层850和第二网络协议层852，用 于实现物理(PHY)层以通过无线电862向基站、接入点和/或其他站(未示出)发送网络 分组和从其接收网络分组。通信设备830还可以包括直接存储器存取(DMA)引擎854，直接 存储器存取(DMA)引擎邪4可以向缓冲器838写入分组数据，以发送和/或接收数据。另 外，电子设备800可以包括控制器856，控制器856可以包括诸如可编程处理器的逻辑，例 如用于执行与通信设备相关的操作。在各个实施例中，控制器856可以是MAC(介质访问控 制)组件。通信设备830还可以包括任何类型的易失性/非易失性存储器设备(包括图1 的PCMS 50)的存储器858。在各个实施例中，通信设备830可以包括固件存储设备860，用于存储可以用于管 理由通信设备830的组件执行的各个功能的固件(或软件)。存储设备860可以是任何类 型的存储设备，诸如包括图1的PCMS 50的非易失性存储设备。上文已经给出了许多实施例和许多细节，以提供对本发明的透彻理解。本领域技 术人员将意识到，在一个实施例中的许多特征能够等同地适用于其他实施例。本领域技术 人员还将意识到，能够对本文描述的那些具体材料、处理、尺寸、浓度等进行各种等同替换。 应当理解，本发明的详细描述应当被视为是说明性的而不是限定性的，其中，本发明的范围 应当通过所附权利要求来确定。
权利要求
1.一种方法，包括使用低能置位脉冲来达到访问设备的阈值，并对具有开关的相变存储器(PCMS)的相 变材料(PCM)存储元件中的PCM进行写入，其中，在对所述PCM进行写入后，所述PCM存储 元件包括非晶体；以及使用划界电压来对所述PCMS进行读取。
2.根据权利要求1所述的方法，其中，OTS和所述存储元件是串联的。
3.根据权利要求1所述的方法，其中，所述访问设备是不改变相位的0TS。
4.根据权利要求1所述的方法，其中，所述低能置位脉冲包括置位电流，所述置位电流 显著地低于基于电阻读取方案的相变存储器所使用的置位电流。
5.根据权利要求4所述的方法，其中，置位脉冲电流的幅度是复位脉冲电流的幅度的 10-15%或更小。
6.根据权利要求1所述的方法，还包括使用多个置位脉冲来对PCM存储元件中的PCM 进行写入。
7.根据权利要求5所述的方法，其中，所述置位脉冲电流在所述相变材料的所述非晶 体中形成导电丝。
8.一种具有开关的相变存储器(PCMQ，包括存储单元，所述存储单元包括访问设备和相变材料(PCM)存储元件，所述PCM存储元件 包括非晶体和在所述非晶体中的导电丝；以及电源，用于向所述存储元件施加读取划界电压或电流。
9.根据权利要求8所述的具有开关的相变存储器，其中，所述读取划界电压足以达到 所述访问设备的阈值。
10.根据权利要求9所述的具有开关的相变存储器，其中，所述非晶体是部分结晶的。
11.根据权利要求8所述的具有开关的相变存储器，还包括加热器元件和在所述PCM 存储元件中的结晶体，其中，所述导电丝将所述加热器元件连接到所述结晶体。
12.根据权利要求8所述的具有开关的相变存储器，其中，在置位状态的所述PCM存储 元件的电阻大于基本上结晶的PCM存储元件。
13.根据权利要求8所述的具有开关的相变存储器，还包括第一电路，用于对所述 PCMS写入置位状态；以及第二电路，用于对所述PCMS写入复位状态。
14.根据权利要求13所述的具有开关的相变存储器，其中，所述第一电路是比所述第 二电路电流更低的电路。
15.一种系统，包括处理器；以及具有开关的相变存储器(PCMQ，其中，所述PCMS包括访问设备；以及与所述访问设备串联的相变存储器(PCM)存储元件，其中，所述PCM存储元件包括非晶 体和在所述非晶体中的导电丝。
16.根据权利要求15所述的系统，其中，读取电压足以达到OTS的阈值。
17.根据权利要求15所述的系统，其中，所述非晶体是部分结晶的。
18.根据权利要求15所述的系统，还包括加热器元件和在所述PCM存储元件中的结晶体，其中，所述导电丝将所述加热器元件连接到所述结晶体。
19.根据权利要求15所述的系统，其中，在置位状态的所述PCM存储元件的电阻大于基 本上结晶的PCM存储元件。
20.根据权利要求15所述的系统，还包括第一电路，用于对所述PCMS写入置位状态； 以及第二电路，用于对所述PCMS写入复位状态。
全文摘要
本文总地描述了用于具有开关的相变存储器的节能置位写入的装置和方法的实施例。可以描述和要求保护其他实施例。
文档编号G11C11/4193GK102087876SQ20101058405
公开日2011年6月8日 申请日期2010年12月7日 优先权日2009年12月8日
发明者D·考, E·卡尔波夫, G·斯帕迪尼, J·卡尔布 申请人:英特尔公司